IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Toshiro NAKAZURU et al.

Application No.: To be Assigned Group Art Unit: To be Assigned

Filed: August 22, 2003 Examiner: To be Assigned

For: FOURIER TRANSFORM APPARATUS

SUBMISSION OF CERTIFIED COPY OF PRIORITY DOCUMENT

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

The applicants submit herewith a certified copy of the following priority Document:

Patent Application No. PCT/JP01/01509

Filed: February 28, 2001

It is respectfully requested that the applicants be given the benefit of the foreign filing date as evidenced by the certified papers attached hereto.

By:

Respectfully submitted,

STAAS & HALSEY LLP

Gene M. Garner, II Registration No. 34,172

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005

Telephone: (202) 434-1500 Facsimile: (202) 434-1501

Date: (1) 22, 2003

日本国特許庁

JAPAN PATENT OFFICE

別紙添付の書類は下記の出願書類の謄本に相違ないことを証明する。 This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2001年 2月28日

出 願 番 号

Application Number:

PCT/JP01/01509

出 願 人 Applicant (s):

富士通株式会社 中水流 敏朗 奥谷 茂明 森田 昇

2003年 7月 10日

特許庁長官 Commissioner, Japan Patent Office



特許協力条約に基づく国際出願願書 原本(出願用) - 印刷日時 2001年02月28日 (28.02.2001) 水曜日 13時51分20秒

TS01-001

0	受理官庁記入欄	
0-1	国際出願番号.	PCT/JP01/01509
0-2	国際出願日	A
		2 8.02.01
0-3	(受付印)	
		PCT International Application
		日本国特許庁
0-4	様式-PCT/RO/101	
	この特許協力条約に基づく国	
	際出願願書は、	
0-4-1	右記によって作成された。	PCT-EASY Version 2.91
		(updated 01.01.2001)
0-5	申立て	
	出願人は、この国際出願が特許	
	協力条約に従って処理されることを請求する。	
0-6	出願人によって指定された受	日本国特許庁 (RO/JP)
	理官庁	
0-7	出願人又は代理人の書類記号	TS01-001
1	発明の名称	フーリェ変換装置
П	出願人	
I I - I	この欄に記載した者は	出願人である (applicant only)
11-2	右の指定国についての出願人である。	I STATE OF THE TOTAL OF THE CONTROLLED
	1,2,0,0	States except US)
l[-4ja	名称	富士通株式会社
11-4en	Name	FUJITSU LIMITED
11-5ja	あて名:	211-8588 日本国
		神奈川県 川崎市
	1	中原区上小田中4丁目1番1号
II-5en	Address:	1-1, Kamikodanaka 4-chome, Nakahara-ku,
		Kawasaki-shi, Kanagawa 211-8588
11-6	同物(/ 同 4)	Japan
11-0 11-7	国籍(国名)	日本国 JP
11-1	住所 (国名)	日本国 JP

特許協力条約に基づく国際出願顧書 原本(出願用) - 印刷日時 2001年02月28日 (28.02.2001) 水曜日 13時51分20秒

111-1	その他の出願人又は発明者	
111-1-1	この欄に記載した者は	出願人及び発明者である (applicant and
		inventor)
111-1-2	右の指定国についての出願人で	米国のみ (US only)
111 1-41-	ある。	
	氏名(姓名)	中水流 敏朗
	Name (LAST, First) あて名:	NAKAZURU, Toshiro
111 1 074	0004.	211-8588 日本国 神奈川県 川崎市
		中原区上小田中4丁目1番1号
		富士通株式会社内
111-1-5en	Address:	c/o FUJITSU LIMITED
		1-1, Kamikodanaka 4-chome, Nakahara-ku,
		Kawasaki-shi, Kanagawa 211-8588
111-1-6	見数 (団を)	Japan
III-1-0 III-1-7	国籍(国名) 住所(国名)	日本国 JP
	,—, .e.,	日本国 JP
711-2	その他の出眸人又は袋叫著	
111-2 111-2-1	その他の出願人又は発明者 この欄に記載した者は	出願人及び発明者である (applicant and
		出願人及び発明者である(applicant and inventor)
	この欄に記載した者は 右の指定国についての出願人で	
111-2-1	この欄に記載した者は 右の指定国についての出願人で ある。	inventor) 米国のみ (US only)
111-2-1 111-2-2 111-2-4ja	この欄に記載した者は 右の指定国についての出願人である。 氏名(姓名)	inventor) 米国のみ (US only) 奥谷 茂明
111-2-1 111-2-2 111-2-4ja 111-2-4en	この欄に記載した者は 右の指定国についての出願人で ある。	inventor) 米国のみ (US only) 奥谷 茂明 OKUTANI, Shigeaki
111-2-1 111-2-2 111-2-4ja 111-2-4en	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First)	inventor) 米国のみ (US only) 臭谷 茂明 OKUTANI, Shigeaki 211-8588 日本国
111-2-1 111-2-2 111-2-4ja 111-2-4en	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First)	inventor) 米国のみ (US only) 奥谷 茂明 OKUTANI, Shigeaki 211-8588 日本国 神奈川県 川崎市 中原区上小田中4丁目1番1号
111-2-1 111-2-2 111-2-4ja 111-2-4en 111-2-5ja	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First) あて名:	inventor) 米国のみ(US only) 奥谷 茂明 OKUTANI, Shigeaki 211-8588 日本国 神奈川県 川崎市 中原区上小田中4丁目1番1号 富士通株式会社内
111-2-1 111-2-2 111-2-4ja 111-2-4en 111-2-5ja	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First)	inventor) 米国のみ(US only) 奥谷 茂明 OKUTANI, Shigeaki 211-8588 日本国 神奈川県 川崎市 中原区上小田中4丁目1番1号 富士通株式会社内 c/o FUJITSU LIMITED
111-2-1 111-2-2 111-2-4ja 111-2-4en 111-2-5ja	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First) あて名:	inventor) 米国のみ(US only) 奥谷 茂明 OKUTANI, Shigeaki 211-8588 日本国 神奈川県 川崎市 中原区上小田中4丁目1番1号 富士通株式会社内 c/o FUJITSU LIMITED 1-1, Kamikodanaka 4-chome, Nakahara-ku,
111-2-1 111-2-2 111-2-4ja 111-2-4en 111-2-5ja	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First) あて名:	inventor) 米国のみ(US only) 奥谷 茂明 OKUTANI, Shigeaki 211-8588 日本国 神奈川県 川崎市 中原区上小田中4丁目1番1号 富士通株式会社内 c/o FUJITSU LIMITED 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588
111-2-1 111-2-2 111-2-4ja 111-2-4en 111-2-5ja	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First) あて名:	inventor) 米国のみ(US only) 奥谷 茂明 OKUTANI, Shigeaki 211-8588 日本国 神奈川県 川崎市 中原区上小田中4丁目1番1号 富士通株式会社内 c/o FUJITSU LIMITED 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588 Japan
111-2-1 111-2-2 111-2-4ja 111-2-4en 111-2-5ja	この欄に記載した者は 右の指定国についての出願人で ある。 氏名(姓名) Name (LAST, First) あて名:	inventor) 米国のみ(US only) 奥谷 茂明 OKUTANI, Shigeaki 211-8588 日本国 神奈川県 川崎市 中原区上小田中4丁目1番1号 富士通株式会社内 c/o FUJITSU LIMITED 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-8588

特許協力条約に基づく国際出願願書 原本(出願用) - 印刷日時 2001年02月28日 (28.02.2001) 水曜日 13時51分20秒

111-3	その他の出願人又は発明者	
111-3-1	この欄に記載した者は	出願人及び発明者である (applicant and
		inventor)
111-3-2	右の指定国についての出願人で	
🗸 -	ある。	米国のみ (US only)
III-3-4ia	氏名(姓名)	ate on the
		森田_昇
	Name (LAST, First)	MORITA, Noboru
111-3-5ja	あて名:	211-8588 日本国
		神奈川県 川崎市
		中原区上小田中4丁目1番1号
	Į.	富士通株式会社内
111-3-5en	Address:	
	ndui css.	c/o FUJITSU LIMITED
		1-1, Kamikodanaka 4-chome, Nakahara-ku,
		Kawasaki-shi, Kanagawa 211-8588
	·	Japan
111-3-6	国籍(国名)	日本国 JP
111-3-7	住所 (国名)	日本国 JP
IV-I	代理人又は共通の代表者、通	HAM 1
•	知のあて名	
	下記の者は国際機関において右	代理人 (agent)
	記のごとく出願人のために行動	1/在V (agent)
	する。	
IV-l-lja	氏名(姓名)	石戸 久子
IV-1-1 en	Name (LAST, First)	
1V-1-2ja	あて名:	ISHIDO, Hisako
11-1-218	の(石:	143-0023 日本国
	}	東京都 大田区
		山王2-1-8
		山王アーパンライフ317・318号室
IV-1-2en	Address:	Nos. 3174318, Sanno Urban Life
		1-8, Sanno 2-chome,
	†	
	}	Ota-ku, Tokyo 143-0023
IV-1-3	● 1. 17. □	Japan
	電話番号	03-3775-5391
IV-1-4	ファクシミリ番号	03-3775-5382
17-1-5	電子メール	hisako@orionpatent.com
1V-2	その他の代理人	代理人 (agent)
IV-2-1 j a	氏名(姓名)	赤澤 日出夫
1V-2-1en	Name (LAST, First)	
1V-2-1en 1V-2-2ja		AKAZAWA, Hideo
1,-6-2]8	あて名:	143-0023 日本国
	}	東京都 大田区
	1	山王 2 - 1 - 8
	}	山王アーバンライフ317・318号室
IV-2-2en	Address:	Nos. 317&318, Sanno Urban Life
		1-8, Sanno 2-chome,
		Ota-ku, Tokyo 143-0023
		Japan
l V-2-3	電話番号	03-3775-5391
IV-2-4	ファクシミリ番号	03-3775-5382
IV-2-5	電子メール	akazawa@orionpatent.com
v	1	akazawaeorionpatent.com
V-1	国の指定 広域特許	
, ,	仏奥特計 (他の種類の保護又は取扱いを	
	一求める場合には括弧内に記載す	
	る。)	
	1947	

特許協力条約に基づく国際出願顧書 原本(出願用) - 印刷日時 2001年02月28日 (28.02.2001) 水曜日 13時51分20秒

V-2	国内特許	JP US	
1-2	(他の種類の保護又は取扱いを	1F 03	
	求める場合には括弧内に記載す		
	る。)		
V-5	指定の確認の宣言		
, •	出願人は、上記の指定に加えて		
	規則4 9(b)の規定に基づき、		
	特許協力条約のもとで認められ		
	特許協力条約のもとで認められる他の全ての国の指定を行う。		
	ただし、V-6欄に示した国の指		
	定を除く。出願人は、これらの		
	追加される指定が確認を条件と		
	していること、並びに優先日か ら15月が経過する前にその確認		
	515月か栓廻りる削にての健認 がかさわかい均定は この期間		
	がなされない指定は、この期間 の経過時に、出願人によって取		
	り下げられたものとみなされる		
	ことを宣言する。		
V-6	ことを宣言する。 指定の確認から除かれる国	なし(NONE)	
VI	優先権主張	なし (NONE)	
VII-I	特定された国際調査機関(ISA)	日本国特許庁 (ISA/JP)	
VIII	照合欄	用紙の枚数	添付された電子データ
VIII-1	願書	5	-
VIII-2	明細書	39	-
VIII-3	請求の範囲	3	-
VIII-4	要約	1	ts01-001y. txt
VIII-5	図面	13	
VIII-7	合計	61	
	添付書類	添付	添付された電子データ
8-111V	手数料計算用紙	V	-
VIII-9	別個の記名押印された委任状		_
VIII-10	包括委任状の写し	/	-
VIII-16	PCT-EASYディスク	-	フレキシブルディスク
VIII-17	その他	納付する手数料に相当す	_
		る特許印紙を貼付した書	
		面	
VIII-17	その他	国際事務局の口座への振	1_
· · · · · · · · ·	(V)IE	込を証明する書面	
VIII-18	要約書とともに提示する図の	大いで記させる単位	
1111-18	要約番とともに提示する図の 番号	1	
VIII-19	国際出願の使用言語名:	日本語 (Japanese)	
1X-1	提出者の記名押印	्राज्याच्या	
13-1-1	氏名(姓名)	石戸 久子 巴丛卫	
1X-2	提出者の記名押印	巨土藝	
	1	一	
IX-2-1	正处 (M-夕)	赤澤日出夫	
13 6 1	氏名(姓名)	小 序 日 山 入	
		受理官庁記入欄	
	•		02.0 *
10-1	国際出願として提出された書類の実際の受理の日	20	UZ.U }

特許協力条約に基づく国際出願願書 原本(出願用) - 印刷日時 2001年02月28日 (28.02.2001) 水曜日 13時51分20秒

- X X	Environment of the control of the co	
10-2	図面:	
10-2-1	受理された	
10-2-2	不足図面がある	
10-3	国際出願として提出された書類を補完する書類又は図面であってその後期間内に提出されたものの実際の受理の日(訂正日)	
10-4	特許協力条約第11条(2)に基づ く必要な補完の期間内の受理 の日	
10-5	出願人により特定された国際 調査機関	I SA/JP
10-6	調査手数料未払いにつき、国 際調査機関に調査用写しを送 付していない	
国際事務局記入欄		
11-1	記録原本の受理の日	

明 細 書

フーリェ変換装置

技術分野

5 本発明は、離散フーリェ変換を高速に行うフーリェ変換装置に関し、特に、フーリェ変換装置を前段と後段の2つのステージに分け、各段には同数の基数2フーリェ変換パイプライン(基数2パイプラインFFT)を配置して構成するフーリェ変換装置に関するものである。

10 背景技術

15

20

M (2^m:以下2**mと記す) 点基数2パイプラインFFTは、データ並べ換えと演算とからなるステージm段からなる演算パイプラインとして知られており、詳しくは、例えば文献『THEORY AND APPLICATION OF DIGITAL SIGNAL PROCESSING by Lawrence R. Rabiner, Bernard Gold, published by PRENTICE HALL』の604 頁の『Radix 2 Pipeline FFT』の項に説明されている。

フーリェ変換において変換点数がN=L×Mと分解できる場合、FFTの原理に従ってL点FFT操作をM回行い、得られたデータN個に対して捻り係数乗算をした後、M点FFT操作をL回行うことによりフーリェ変換を行うことができるが、このように、N点フーリェ変換を分解して行うことを利用してパイプラインを構成する方法が幾つか開示されている。

その1つは、変換点数NがN=L×Lと表現できる場合、L点並列型フーリェ変換回路(入出力が変換点数Lに等しい)を前段と後段に配置し、データ供給の為にコーナターナと呼ばれるデータ並べ換え回路をそれぞれ各L点並列型フーリェ変換回路の前に配置するというものである。

 z_0 また、変換点数Nが $N=L\times M$ ($L=P\times M$ 、但UPは1より大きい整数)の 場合も同様な構成をとることができ、いずれも並列幅はLとなる。

なお、コーナターナは2次元データを行列とみた時、転置して出力する回路である(特開昭59-087575号公報参照)。

また、他の1つは変換点数NがN=(2**m)×Aと表現できる場合、前段

に2並列入出力2**m点、基数2パイプラインFFT回路をA個並列配置し、 後段にA点並列型フーリェ変換回路(パイプライン幅A点)を2個並列配置する というものである。この場合の全体の並列幅は2×Aとなる。

上述したフーリェ変換装置において、並列型フーリェ変換回路を前段、後段に配置する構成法では、入力並列点数乃至はパイプライン幅がフーリェ変換点数Nの平方根以上の値となり、変換点数Nの平方根より小さいパイプライン幅がえられないという欠点がある(特許昭63-3653号公報参照)。

他の1つの前段に2並列入出力基数2のパイプラインFFT回路を複数、後段に並列型フーリエ変換回路を2個並列配置する構成法は、入力並列点数乃至はパイプライン幅をフーリエ変換点数にはあまり左右されることなく決めることができる。しかし、後段の並列型フーリエ変換回路の入力並列度乃至は変換点数は前段に配置する2並列入出力基数2のパイプラインFFTの個数A(即ち装置のパイプライン幅の半分)となる為、装置のパイプライン幅が大きい場合、後段の並列型フーリエ変換回路が空間的な並列性の為にピンネックになり実装上実現が困難になるという欠点がある(特開平4-245562号公報参照)。

本発明は、上述した事情に鑑みてなされたものであり、装置のパイプライン幅が各段の個々のパイプラインFFT回路の変換点数に依存することがないフーリェ変換装置を得ることを目的としている。

20 発明の開示

5

10

15

25

上述した課題を解決するため、本発明は、離散フーリェ変換を行うフーリェ変換装置であって、最大変換点数をM(=2**m、m>=2)点とする2並列入出力、基数2のパイプラインFFT回路を最大変換点数Mの約数に相当する個数 a 個有する前段の変換手段と、前記前段の変換手段に入力データを第1の所定の順に従って供給する第1のデータ供給手段と、前記前段の変換手段と同数の2並列入出力M点、基数2のパイプラインFFT回路を有する後段の変換手段と、前記後段の変換手段に入力データを第2の所定の順に従って供給する第2のデータ供給手段と、前記前段の変換手段と前記後段の変換手段との間に設けられ、捻り係数を乗算する捻り係数乗算手段とを備えてなることを特徴とするものである。

本装置は第1図にその一例が示されている。

5

10

15

20

25

また、本発明のフーリェ変換装置において、前記第1のデータ供給手段は、2 バンク構成とされた第1のメモリ回路と、前記第1のメモリ回路のバンクを切換 え、入力データを交互に順次M個毎書き込む書き込み手段と、前記第1のメモリ 回路の2つのバンクの対応する位置のデータを同時に読み出し、前記前段の変換 手段に供給する読み出し手段とを備えてなることを特徴とするものである。本装 置は、第2図にその一例が示されている。

更に、本発明のフーリエ変換装置において、前記第1のデータ供給手段は、データを所定の順に並べ換える第1、第2のデータ並べ換え部を2段階に備えて構成され、前記第1、第2のデータ並べ換え部がデータを記憶する夫々第2、第3のメモリ回路と、前記第2、第3のメモリ回路の夫々の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第2、第3のメモリ回路より読み出されたデータを夫々並べ換えるコーナターナとを備え、前記第2のデータ供給手段は、第3のデータ並べ換え部を備えて構成され、データを記憶する第4のメモリ回路と、該第4のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第4のメモリ回路より読み出されたデータを並べ換えるコーナターナとを備えてなることを特徴とするものである。本装置は第4図、第5図にその一例が示されている。

また、本発明のフーリェ変換装置において、前記前段及び後段の変換手段が有するパイプラインFFT回路の個数 a が 2 の場合、前記第 1 のデータ供給手段は、第 4、第 5 のデータ並べ換え部を 2 段階に備えて構成され、夫々のデータ並べ換え部がデータを記憶する第 5、第 6 のメモリ回路と、前記第 5、第 6 のメモリ回路の夫々の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第 5 のメモリ回路より読み出されたデータを並べ換えるコーナターナとを備え、前記第 2 のデータ供給手段は、第 6 のデータ並べ換え部を備えて構成され、データを記憶する第 7 のメモリ回路と、該第 7 のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路とを備えてなることを特徴とするものである。本装置は例えば第 4 図及び第 5 図においてコーナターナ 3 2 4 を省略したものに相当する。

さらに、本発明のフーリエ変換装置において、前記前段及び後段の変換手段が有するパイプラインFFT回路の個数 a が1 の場合、前記第1 のデータ供給手段は、第7、第8のデータ並べ換え部を備えて構成され、前記第7のデータ並べ換え部は、データを記憶する第8のメモリ回路と、該第8のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第8のメモリ回路より読み出されたデータを並べ換えるパラレルインシリアルアウト回路とを備え、前記第8のデータ並べ換え部は、記憶時にはM個ずつのデータを交互に書き込み読み出し時には対応するM点データ組の対応するデータを同時に読み出せるように各々が2つのバンクから構成された第9のメモリ回路と、該第9のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路を備え、前記第2のデータ供給手段は、記憶時にはM個ずつのデータを交互に書き込み、読み出し時には対応するM点データ組の対応するデータを同時に読み出せるように各々が2つのバンクから構成された第10のメモリ回路と、該第10のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路からなることを特徴とするものである。本装置は例えば第8図、第9図にその一例が示される。

5

10

15

20

25

また、本発明は、上述のフーリェ変換装置を2の巾乗個並列配置し、時系列入力データを最大フーリェ変換点数N(=M×M)個ずつ各フーリェ変換装置に割当て、それらの連続したM点データの組を各組2並列でa組ずつ合計2a並列で各フーリェ変換装置に供給するデータ分配・並べ換え手段を備えてなることを特徴とするものである。本装置は発明を実施するための最良の形態における(並列配置)の部分で説明される。

更に、本発明のフーリエ変換装置において、前記データ分配・並べ換え手段は、並列配置するフーリエ変換装置分のデータを記憶する第11のメモリ回路と、該第11のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第11のメモリ回路より読み出されたデータを並べ換え、並列配置された前記フーリエ変換装置のそれぞれにデータを並列に出力するコーナターナとを備えてなることを特徴とするものである。本装置は第12図にその一例が示されている。

また、本発明のフーリエ変換装置は、前記前段及び後段の変換手段による演算

をバイパスさせるためのバイパス手段を備えたことを特徴とする。本装置は発明 を実施するための最良の形態におけるバイパス処理において説明されている。

なお、各メモリ回路をダブルバッファメモリとすることにより、処理を容易に 高速化することができる。

5 そして、上述したように、本発明は、装置を前段及び後段の2つのステージに分け、各段に同数の2並列入出力のM点、基数2パイプラインFFT回路(パイプライン幅は2)を配置して、M×M点のフーリェ変換を行うようにする。並列配置するパイプラインFFT回路の個数 a で全体のパイプライン幅を調節するようにする。但し、M=2**mであり、個数 a はMの約数とすると、各パイプラインFFT回路が担当するM点のフーリェ変換は(M÷a)組ずつとなり、データ分配等の制御が容易となる。

個々の2並列入出力基数2パイプラインFFT回路はパイプライン幅は高々2であり、この中での信号の錯綜は少なく、実装的にピンネックになることはない。 但し、この為にデータを供給する為のデータ並べ換え手段が各段に必要となる。

なお、前段の2並列入出力のM点、基数2パイプラインFFT回路のパイプラインステージを先頭からその演算のみを順にバイパスすることによってフーリェ変換点数を半分ずつにすることができるので同じ装置構成でモード設定変更等により、全体として $M \times M$ 、(M / 2) $\times M$ 、・・・・ $2 \times M$ 点の変換を行うことができる。

20

15

図面の簡単な説明

第1図は、本発明のフーリェ変換装置を示すブロック図である。

第2図は、前段のデータ並べ換え部の第1例のブロック図である。

第3図は、第1リードアドレス生成回路の例を示すブロック図である。

25 第4図は、aが2以上の場合の前段のデータ並べ換え部を示すブロック図である。

第5図は、aが2以上の場合の後段のデータ並べ換え部を示すブロック図である。

第6図は、第2リードアドレス生成回路を示すブロック図である。

第7図は、第3リードアドレス生成回路を示すブロック図である。

第8図は、aが1の場合の前段のデータ並べ換え部を示すブロック図である。

第9図は、aが1の場合の後段のデータ並べ換え部を示すブロック図である。

第10図は、aが1の場合の第4リードアドレス生成回路を示すブロック図で 5 ある。

第11図は、aが1の場合の第5リードアドレス生成回路を示すブロック図である。

第12図は、データ分配・並べ換え部の構成を示すブロック図である。

第13図は、aが2以上の場合における第6リードアドレス生成回路を示すブ10 ロック図である。

第14図は、aが1の場合の第6リードアドレス生成回路を示すブロック図である。

第15図は、64点FFTを示すブロック図である。

第16図は、64点FFTの前段のデータ並べ換え部を示すブロック図である。

15 第17図は、64点FFTの後段のデータ並べ換え部を示すブロック図である。

発明を実施するための最良の形態

図1は本発明の実施の形態の基本構成図を示すブロック図である。図1に示す FFT100は前段Aと後段Bから構成され、前段及び後段の変換回路として a 個の2並列入出力M点、基数2のパイプラインFFT回路1,2、それぞれ各パイプライン回路1,2にデータを供給する第1、第2のデータ供給手段としてのそれぞれ前段及び後段データ並べ換え部3,4、及び後段データ並べ換え部4の直後に設けられ、捻り係数乗算用の2a個の複素乗算回路5及び捻り係数を記憶した係数メモリ6を有する捻り係数乗算部7を備えている。なお、捻り係数の供給順番を変更することにより、捻り係数乗算部7を後段データ並べ換え部4の直前に設けるようにしても良い。

(前段データ並べ換えの方法1)

20

25

第2図は前段のデータ供給手段としての前段データ並べ換え部の第1の例(方

法1)を示すブロック図であり、第2図のデータ並べ換え部3Aにおいて、バッファメモリ301は、書き込み・読み出しの同時アクセスの為のダブルバッファリング構成を有すると共に、読み出しに於いては2つの異なる組に属するデータ群を同時に読み出せるようにバンク301A,301Bを有する2バンク構成とされている。以下、本明細書において、単にバッファメモリまたはメモリと記した場合もダブルバッファメモリを意味することとする。入力データはライトアドレス回路302により、順次M個毎に交互にバンクを切り換えて書き込まれる。読み出しに於いては、第1リードアドレス生成回路303により、2つのバンクの対応する位置のデータを同時に読出すことによって、M個おきのデータを2個ずつ、即ち2並列で得ることができる。

(前段のデータ並べ換えの方法2)

5

10

15

20

25

第4図、第8図は前段のデータ供給手段としてのデータ並べ換え部の第2の例 (方法2)を示すブロック図であり、第4図はaが2以上の場合、第8図はaが1の場合の好適例を示している。第4図、第8図それぞれに示すデータ並べ換え部3Bは前半部と後半部の2段階構成を持ち、前半部の第1データ並べ換え回路310,330で先ず時系列の並列データからM個単位にまとまったデータ列を各2並列入出力M点、基数2のパイプラインFFT回路対応、即ち、a列縦隊(各M個単位内では2列縦隊になるように)に生成し、後半部の第2データ並べ換え回路320,340では前半部で生成されたM個を単位としたa列縦隊に整列したブロックからデータを1つずつ取ってくることによって時系列データとしてみた時にM個おきとなるM個のデータの組が得られように並べ換えを行うものである。

(前段データ並べ換えの方法2:a≥2の場合)

まず、a≥2の場合、即ち第4図に示されるように、各段のパイプラインFF Tの個数が2個以上の場合、前半部を構成する第1データ並べ換え回路310は メモリとコーナターナから構成され、メモリは入力データ幅に相当するデータ点 数の入出力幅を持つ記憶手段であるバッファメモリ311とライトアドレス生成 回路312及び第2リードアドレス生成回路を持ち、コーナターナ314は奇数 番、偶数番入力データに対応して2組314a,314bから構成されている。 前段のデータ並べ換え部の後半部を構成する第2データ並べ換え回路320は、前半の第1データ並べ換え回路310と同様、メモリとコーナターナから構成され、メモリは変換部のパイプライン幅に相当するデータ点数の入出力幅を持つ記憶手段であるバッファメモリ321とライトアドレス生成回路322及び第3リードアドレス生成回路323を持ち、コーナターナ324はメモリの出力ライン並びの先頭ラインから3つおきのライン出力のデータ群、3番目のラインから3つおきのライン出力のデータ群、2番目のラインから3つおきのライン出力のデータ群、4番目のラインから3つおきのライン出力のデータ群、4番目のラインから3つおきのライン出力のデータ群をそれぞれ入力して並べ換える4組324a~324dから構成されている。

特に、a=2の場合、コーナターナへの入力は1データのみとなるので、何の操作も不要となって、コーナターナの為の回路は不要となり、メモリからのデータの単なるルーティングとなる。

(前段データ並べ換え方法2:a=1の場合)

又a=1の場合、即ち各段のパイプラインFFTの個数が1個の場合、第8図のように前段のデータ並べ換え部3Cにおける前半部の第1データ並べ換え回路330は、メモリとコーナターナから構成され、メモリは入力データ幅に相当するデータ点数の入出力幅を持つ記憶手段としてのバッファメモリ331とライトアドレス生成回路332及び第4リードアドレス生成回路333を持ち、コーナターナは奇数番、偶数番入力データに対応して2組のパラレルイン・パラレルアのト334a,334bから構成されている。

後半部の第2データ並べ換え回路340は、読み出しにおいて2つの異なるデータ群を同時に読み出せるように2バンク341A、341B構成のバッファメモリからなり、それぞれライトアドレス生成回路342及び第5リードアドレス生成回路343を有し、第2図に於いてb=1、a=1としたより簡単な場合となる。

(後段データ並べ換え方法)

25

図1に示した後段のデータ並べ換え部4は、 $a \ge 2$ の場合に第5図のように構成され、又a = 1 の場合に第9図のように構成される。すなわち、第5図、第9図に示される後段のデータ並べ換え部4A、4Bは、第4図、第8図で示した第

2データ並べ換え回路(後半部)とそれぞれ同じ構成を持ち、ここでの説明を省略するが、前段のFFT出力をM個おきとなるように並べ換えを行ってM個のデータの組を得るようにする。

(動作説明)

10

25

5 次に実施の形態の動作について説明する。

先ず、前段の変換手段を構成する a 個の個々の 2 並列入出力、基数 2 のパイプラインF F T 回路 1 の変換点数が最大、即ち後段の a 個の個々のパイプラインF F T 回路の変換点数に等しい場合を扱い、最後に前段の変換点数がM未満即ち 2 ** p、($p=1\sim m-1$)に対しても同じ装置構成を採れることについて説明する。

N点離散フーリェ変換に於いて

X (n) =
$$\Sigma$$
 x (k) W** (n×k) ----- (0)
但し、W=exp (-2 π j $/$ N)
n、k=0 \sim N-1

25 変換点数 $N=M\times M$ (但しM=2**m)と分解できる場合、インデックスを $n=M\times n\ 1+n\ 0$

$$k = M \times k + 1 + k = 0$$

但し、
$$n1$$
、 $n0=0\sim M-1$
 $k1$ 、 $k0=0\sim M-1$

20 とおくと、離散フーリェ変換の式(0)は次のようになり、

 $M-1 \ M-1$

X (n1, n0) =
$$\sum \sum x$$
 (k1, k0) ×WM ** (n0×k1)
k0=0, k1=0
×W** (n0×k0) ×WM ** (n1×k0)

但し、WM $= \exp(-2\pi j/M)$

以下のステップに分解できる:

X 1 (n0, k0) =
$$\Sigma$$
 x (k1, k0) ×WM ** (n0×k1) ---- (1)
k1=0~M-1

$$X = (n0, k0) = X = (n0, k0) \times W * * (n0 \times k0) = ---- (2)$$

X 3 (n0, n1) = Σ X 2 (n0, k0) ×WM ** (n1×k0) ---- (3) k0=0~M-1

式(1)に於いて、k0 を固定すれば、これはM点のDFTの式であり、M点の基数 2パイプラインFFT回路で処理することができる。 $k0=0\sim M-1$ であるから、M組の別々なDFTを行うことを示す。これらは a 個のM点の基数 2 パイプラインFFT回路を用いて、a がMの約数とすると途切れることなく連続して処理することができる。

式 (2) は、式 (1) で得られたそれぞれに捻り係数を掛けるものであり、捻り係数乗算回路群で処理できる。式 (3) に於いて、n0 を固定すれば、これはM点のDFTの式であり、M点の基数 2 パイプラインFFT回路で処理することができる。 $n0=0\sim M-1$ であるから、M組の別々なDFTを行うことを示す。式 (1) 同様に a 個のM点の基数 2 パイプラインFFT回路を用いて、a がMの約数とすると途切れることなく連続して処理することができる。

15 特に式(1)は、 $k=M\times k\ 1+k\ 0$ なので、 $k\ 0$ がある値に固定され、 $k\ 1$ が $0\sim M-1$ の値を動くとすると、シリアルに入力されるデータからM 個おきに とってきてパイプラインに供給する必要があることを示しており、前段のデータ 並び変え回路はこの操作を行う部分である。

また式(3)に於いて、X2のインデックスはM×n0+k0なので、n0が20 ある値に固定され、k0が0~M-1の値を動くとすると、インデックスは連続値となる必要があり、前段の出力はインデックスに関してM跳びとなっているので、得られた出力をインデックスに関して連続となるように並べ換えてパイプラインに供給する必要がある。即ち前段の出力並びからM個おきにとって供給する必要がある。後段のデータ並び変え部はこの操作を行う部分である。

25 以下に前段/後段のデータ並べ換え部で行われる並べ換え処理を説明する。時系列データ $\{x(t): t=0\sim2**m-1\}$ は一般に2b個ずつ並列入力されるとすると、各入力データラインの連続するデータをB個ずつ組みにし、これらを各入力データライン横断的にまとめると、以下の表1のように、それぞれがM点データからなるM個の群に分けることができる。

(表1)

第1群 第2群 第 a+ 1 群 第M群 入力データライン1; $\{x(2bj)\}\$, $\{x(M+2bj)\}\$, $\{x(aM+2bj)\}\$, $\{x((M-1)M+2bj)\}\$ 5 $j=0\sim B-1$ $j=0\sim B-1$ $j=0\sim B-1$ $i = 0 \sim B - 1$ 入力データライン2; $\{x(2bj+1)\}\ , \{x(M+2bj+1)\}\ , \{x(aM+2bj+1)\}\ , \{x((M-1)M+2bj+1)\}\$ $j = 0 \sim B - 1$ $j = 0 \sim B - 1$ $j=0\sim B-1$ $j = 0 \sim B - 1$ 入力デ -タライン 3: 10 $\{x(2bj+2)\}\$, $\{x(M+2bj+2)\}\$, $\{x(M+2bj+2)\}\$, $\{x((M-1)M+2bj+2)\}\$ $j=0\sim B-1$ $j=0\sim B-1$ $j=0\sim B-1$ $j=0\sim B-1$ 入力デ - タライン 2b; $\{x(2bj+2b-1)\}, \{x(M+2bj+2b-1)\}, \{x(aM+2bj+2b-1)\}, \{x((M-1)M+2bj+2b-1)\}$ 15

ここでは、上から順に第1入力データライン、・・・第2bデータ入力ラインを示す。但し、B=M/2bで、並列度2bとした時のM点データになるまでの入力力ウント数、2b=入力の並列度、従ってMを割り切る必要があるので、bは2の巾乗、a=前段/後段各々パイプラインFFT回路の数であり、Mの約数でやはり2の巾乗である。

 $i = 0 \sim B - 1$

 $i = 0 \sim B - 1$

特に、前段データ並べ換え部については1段階で行う方法(方法1)と、2段階に分けて行う方法(方法2)を示す。2段階に分けて行う方法の後半部は後段の並べ換えと同じ構成となる。

(前段の並べ換え方法1)

25

 $j = 0 \sim B - 1$ $j = 0 \sim B - 1$

前段の並べ換えの方法1は上記の各群は時系列上連続したM点データからなる データ組なので、これらM個の群の対応する位置のデータを1個ずつ集めれば、 時系列的にM点離れたデータM個からなるデータ組を得ることができる。しかし、 各パイプラインFFT回路は2並列入力となっているので2つのデータ群から同時に読み出してくる必要がある。同時アクセスができるようにメモリをバンクに分け、奇数番目の群、偶数番目の群それぞれ別バンクメモリに記憶する。

各バンクより順に各群の先頭より a 個ずつ読み出し、2 つのバンク上の対応する位置同士のデータ 2 個ずつが 1 つのパイプラインFFTの 2 並列入力となる。通常 2 b >= 2 a であるので、2 b ÷ a = c (但しc は2 の巾乗)とすると各群の列データ 2 b 個の内、同時に必要なのは、a 個ずつなので、残りは捨てられ、従って各群の各列は c 回読み出されることになる(なお、2 b <2 a の場合、入力データをデマルチプレクスして 2 b = 2 a と同じ扱いとすることができる)。

5

10

20

25

第2図に示した方法1における前段のデータ並べ換え部3Aは、2b個ずつ並列入力されてくるデータをダブルバッファメモリのバンク301A,301Bの一方に、M個になる都度バンクを交互に切り換えながら2b個ずつ記憶し、他方のメモリの2つのバンクより同時にそれぞれ2b個ずつ読み出し、その2b個の内、必要なa個をそれぞれ送出するものである。

15 第3図は、第1リードアドレス生成回路303の構成例を示すブロック図である。なお、メモリ素子構成によっては無駄な読み出しを避ける構成とすることもできる。

図中の群番号カウンタ3031 (M/2カウンタ)、列番号カウンタ3032 (Bカウンタ)は上記並べ換え説明における群、群内の列のそれそれの特定手段であり、又行グループ番号カウンタ3033 (Cカウンタ)は列データ(2b個のデータからなる)内の隣り合った a 個のデータの選択手段である。

列データの読み出しアドレスは群番号カウンタ3031、列番号カウンタ3032のビットをこの順に単に連接した構成である。行グループ番号カウンタ3033の値は列内の対象データa個の選択信号となる。群番号カウンタ3031のキャリィで行グループ番号カウンタ3033を更新し、行グループ番号カウンタ3033のキャリィで列番号カウンタ3032が更新されるようにキャリィ接続して、各群の対応する位置にあるa個のデータ(即ち属する列が各群での位置が相対的に同じでかつ列内の位置も同じ)が時系列的に連続して読み出される。

(前段の並べ換え方法2:a≥2の場合)

第2図に示した方法1は並べ換えを1段階で行うものであるが、第4図、第8 図で示した方法2は2段階かけて並べ換えを行うものである。

先ず $a \ge 2$ の場合、即ちパイプラインFFT回路の個数 a が 2 以上の場合について示し、その後 a = 1 の場合を示す。

5 上述したように、第1データ並べ換え回路310は、時系列上連続したM点データからなるデータ組M個をa列縦隊になるようにデータを並べ換える。特に各データ組はその中では2列縦隊になっているように並べ換える。以下はその手順である。

M個の群はa個ずつの群のクラスタA個に分け、次のように処理する。ここで、A=M/aであり、1つのFFT回路で処理するM点データ組の数である。

第1クラスタの各群のそれぞれ第1列の偶数インデックス(奇数番目)のデータb個からなる列、奇数インデックス(偶数番目)のデータb個からなる列を作り、奇数番データ、偶数番データについて、それぞれb×a行列とみて転置する。

第1クラスタの各群の第2列の奇数番目データも個からなる列、偶数番目データも個からなる列を作り、奇数番データ、偶数番データについて、それぞれ $b \times a$ 行列とみて転置し、第1列からの転置の横に配置する。以下同様にして第1クラスタの各群のそれぞれ第B列の奇数番目のデータも個からなる列、偶数番目のデータも個からなる列を作り、奇数番のデータ、偶数番のデータについて、それぞれ $b \times a$ 行列とみて転置し、第B-1 列からの転置の横に配置する。奇数番目データより得られた大きさ $a \times b$ の行列B 個から構成される $a \times (b * B) [= a \times (M/2)]$ 行列の各行を奇数番のラインとし、偶数番目データより得られた大きさ $a \times (M/2)$ 行列の各行を偶数番のラインとして下記の第1 群が得られる。同様にして、第2 クラスタの各群について行うと下記の第2 群が得られ、以

25 (表2)

15

20

第1群 第2 第3群 第A群 $\{x(2i)\}$, $\{x(aM+2i)\}$, $\{x(2aM+2i)\}$, $\{x(a(A-1)M+2i)\}$ $i=0\sim M/2-1$ $i=0\sim M/2-1$ $i=0\sim M/2-1$ $i=0\sim M/2-1$ $\{x(2i+1)\}$, $\{x(aM+2i+1)\}$, $\{x(2aM+2i+1)\}$, $\{x(a(A-1)M+2i+1)\}$

下同様にして最後は第Aクラスタから下記表2の第A群が得られる。

```
i = 0 \sim M/2 - 1
                            i = 0 \sim M/2 - 1
                                                    i = 0 \sim M/2 - 1
                                                                              i = 0 \sim M/2 - 1
       \{x(M+2i)\}\ , \{x((a+1)M+2i)\}\ , \{x((2a+1)M+2i)\}\ , \{x([a(A-1)+1]M+2i)\}\ 
       i = 0 \sim M/2 - 1
                           i = 0 \sim M/2 - 1
                                                 i = 0 \sim M/2 - 1
                                                                             i = 0 \sim M/2 - 1
       \{x(M+2i+1)\}\, \{x((a+1)M+2i+1), \{x((2a+1)M+2i+1)\}, \{x([a(A1)+1]M+2i+1)\}\
 5
       i = 0 \sim M/2 - 1
                            i = 0 \sim M/2 - 1
                                                    i = 0 \sim M/2 - 1
                                                                              i = 0 \sim M/2 - 1
                           \{x((a+2)M+2i)\}\ , \{x((2a+2)M+2i)\}\ , \{x([a(A-1)+2]M+2i)\}
       \{x(2M+2i)\},
       i = 0 \sim M/2 - 1
                            i = 0 \sim M/2 - 1
                                                    i = 0 \sim M/2 - 1
                                                                             i = 0 \sim M/2 - 1
                            \{x((a+2)M+2i+1)\}, \{x((2a+2)M+2i+1)\}, \{x([a(A-1)+2]M+2i+1)\}
      \{x(2M+2i+1)\}.
10
       i = 0 \sim M/2 - 1
                            i = 0 \sim M/2 - 1
                                                    i = 0 \sim M/2 - 1
                                                                              i = 0 \sim M/2 - 1
       \{x((a-1)M+2i)\}, \{x((2a-1)M+2i)\}, \{x((3a-1)M+2i)\}, \{x([a(A-1)+a-1]M+2i)\}
       i = 0 \sim M/2 - 1
                            i = 0 \sim M/2 - 1
                                                   i = 0 \sim M/2 - 1
                                                                              i = 0 \sim M/2 - 1
      \{x((a-1)M+2i+1)\}, \{x((2a-1)M+2i+1)\}, \{x((3a-1)M+2i+1)\}, \{x([a(A-1)+a-M+2i+1)\}\}
15
       i = 0 \sim M/2 - 1
                            i = 0 \sim M/2 - 1
                                                   i = 0 \sim M/2 - 1
                                                                             i = 0 \sim M/2 - 1
```

実際には、以上のように並べ換えて第A群まですべてが得られるまで待つ必要はなく、奇数番目データb個からなる列、偶数番目データb個からなる列をメモ リから読み出した後、各々b×a行列の転置操作して直ちに出力処理を開始することができる。

第4図に示した第1データ並べ換え回路310は、2b個ずつ並列入力されてくるデータをダブルバッファメモリ311の一方に2b個ずつ順次記憶しながら、他方のメモリより上記の読み出し順に従って2b個ずつ並列に読み出し、2組のコーナターナよりそれぞれa個ずつ合計2a個ずつ送出するものである。

25

第6図は第2リードアドレスの生成回路313の構成例である。図中の群クラスタ番号カウンタ3131 (Aカウンタ)、群番号カウンタ3132 (aカウンタ)、列番号カウンタ3133 (Bカウンタ)は上記並べ換え説明におけるクラスタ、クラスタ内の群、群内の列のそれぞれの特定手段であり、アドレス313

4はこれらのビットをこの順に単に連接した構成である。

5

10

15

20

25

この第2リードアドレス生成回路313は、群番号カウンタ3132と列番号カウンタ3133のキャリィの接続先を入れ換えて群番号カウンタ3132のキャリィで列番号カウンタ3133が更新されるようにキャリィ接続となっているので、クラスタ内では各群の対応する位置にある列はその読み出しが時系列上連続となる。

次に前段の並べ換えの方法2の後半部、即ち、第2データ並べ換え回路320では、前半部(第1データ並べ換え回路310)の結果を基にa個のパイプラインFFT回路の入力になるように、時系列上M点離れたデータM個からなるデータ組を作る。即ちa列縦隊になるように並べ換える必要がある。各パイプラインFFT回路は2並列入力とするので、全体としては2a列縦隊となる。

第1データ並べ換え回路310で、時系列的に連続するM点データの組(組内は2列縦隊)がa列縦隊に編成されているので、この後、各組の対応する位置のデータを1個ずつ集めれば、時系列的にM点離れたデータM個からなるデータ組を得ることができる。組内は2列縦隊になっているので、群内の各列には連続M点データの同じ組に属するデータ点が2個含まれており、列が読み出しの単位とすると、2個のパイプラインFFTのデータが得られ、a個のパイプラインFFT回路の為にはa/2列単位で読み出し処理すればよい。

各群はa/2列単位を1クラスタとするとA個のクラスタに分けられる $((M/2) \div (a/2) = A$ より)。

以下、各群はクラスタ単位に次のように処理される。

第1群の1番目のクラスタの列($i=0\sim a/2-1$)の各々について先頭から 3つおきに取ったデータ a/2 個からなる列 a/2 個、3番目から 3 つおきに取ったデータ a/2 個からなる列 a/2 個、2番目から 3 つおきに取ったデータ a/2 個からなる列 a/2 個、4番目から 3 つおきに取ったデータ a/2 個からなる列 a/2 個をそれぞれ(a/2)×(a/2)行列とみて転置、第2群の 1 番目のクラスタの列の各々について先頭から 3 つおきに取ったデータ a/2 個からなる列 a/2 個、3番目から 3 つおきに取ったデータ a/2 個からなる列 a/2 個、2番目から 3 つおきに取ったデータ a/2 個からなる列 a/2 個、4番目か

ら3つおきに取ったデータa/2個からなる列a/2個をそれぞれ(a/2) \times (a/2)行列とみて転置し、第1群からの転置の横に配置する。

以下、同様にして第A群の1番目のクラスタの列の各々について先頭から3つおきに取ったデータ a/2 個からなる列 a/2 個、3番目から3つおきに取ったデータ a/2 個からなる列 a/2 個、2番目から3つおきに取ったデータ a/2 個からなる列 a/2 個、4番目から3つおきに取ったデータ a/2 個からなる列 a/2 個をそれぞれ(a/2)×(a/2)行列とみて転置し、第A-1群からの転置の横に配置する。このようにして得られた4 個の(a/2)×(M/2)行列について、順に第1の行列の各行を4 h+1(h=0~a/2-1)番のライン、第2の行列の各行を4 h+2(h=0~a/2-1)番のライン、第3の行列の各行を4 h+3(h=0~a/2-1)番のライン、第4の行列の各行を4 h+4(h=0~a/2-1)番のラインとすることによって下記(表3)の第1群が得られる。

10

再び第1群の次のクラスタの列($i=a/2\sim a-1$)の各々について同様に取ってそれぞれ(a/2)×(a/2)行列とみて転置、第2群について次のクラスタの列($i=a/2\sim a-1$)の各々について同様に取ってそれぞれ(a/2)×(a/2)行列とみて転置し、第1群からの転置の横に配置する。以下同様にして第A群について次のクラスタの列($i=a/2\sim a-1$)の各々について同様に取ってそれぞれ(a/2)×(a/2)行列とみて転置し、第A-1群からの転置の横に配置する。このようにして得られた4個の(a/2)×(M/2)行列について、順に第1の行列の各行を4a/20)について、順に第1の行列の各行を4a/21)番のライン、第2の行列の各行を4a/21)番のライン、第3の行列の各行を4a/21)番のライン、第3の行列の各行を4a/21)番のライン、第3の行列の各行を4a/21)番のライン、第3の行列の各行を4a/21)番のライン、第3の行列の各行を4a/21)番のラインとすることによって下記の第2群が得られる。以下同様にして第3群が得られる。

以下、同様な手順で第1群〜第A群の最後のクラスタの列 (i=(A-1)a/2 ~Aa/2-1 (=M/2-1)) を取りそれぞれ (a/2) × (a/2) 行列とみて転置し、同様にして4個の (a/2) × (M/2) 行列を構成し順に第1の行列の各行を4h+1 (h=0~a/2-1) 番のライン、第2の行列の各行を4

h+2 ($h=0\sim a/2-1$) 番のライン、第3の行列の各行を4h+3 ($h=0\sim a/2-1$) 番のライン、第4の行列の4h+4 ($h=0\sim a/2-1$) 番のラインとすることによって下記の第A群が得られる。

(表3)

```
第 2 群 …
                                                               第A群
          第1群
5
     \{x(2j*M+2*0)\}, \{x(2j*M+2*(a/2))\}, \{x(2j*M+2*(a/2(A-1)))\}
     \{x((2j+1)*M+2*0)\}, \{x((2j+1)*M+2*(a/2)), \{x((2j+1)*M+2*(a/2(A-1)))\}
      j = 0 \sim M/2 - 1 j = 0 \sim M/2 - 1
                                                      i = 0 \sim M/2 - 1
     \{x(2j*M+1+2*0)\}, \{x(2j*M+1+2*(a/2))\}, \{x(2j*M+1+2*(a/2(A-1)))\}
10
     \{x((2j+1)*M+1+2*0)\}, \{x((2j+1)*M+1+2*(a/2))\}, \{x((2j+1)*M+1+2*(a/2(A-1)))\}
                     j=0\sim M/2-1
                                                     j = 0 \sim M/2 - 1
      j = 0 \sim M/2 - 1
     {x(2j*M+2*1)}, {x(2j*M+2*(a/2+1))}, {x(2j*M+2*(a/2(A-1)+1))}
     \{x((2j+1)*M+2*1)\}, \{x((2j+1)*M+2*(a/2+1))\}, \{x((2j+1)*M+2*(a/2(A-1)+1))\}
15
                                                     i = 0 \sim M/2 - 1
      i = 0 \sim M/2 - 1
                          i = 0 \sim M/2 - 1
     \{x(2j*M+1+2*1)\}, \{x(2j*M+1+2*(a/2+1))\}, \{x(2j*M+1+2*(a/2(A-1)+1))\}
     \{x((2j+1)*M+1+2*1)\}, \{x((2j+1)*M+1+2*(a/2+1))\}, \{x((2j+1)*M+1+2*(a/2(A-)+1))\}
    j = 0 \sim M/2 - 1
                         j = 0 \sim M/2 - 1
                                                      j = 0 \sim M/2 - 1
20
     \{x(2j*M+2*2)\}\, \{x(2j*M+2*(a/2+2))\}\, \{x(2j*M+2*(a/2(A-1)+2))\}\
     \{x((2j+1)*M+2*2)\}, \{x((2j+1)*M+2*(a/2+2))\}, \{x((2j+1)*M+2*(a/2(A-1)+2))\}
      j = 0 \sim M/2 - 1 j = 0 \sim M/2 - 1
                                                      j = 0 \sim M/2 - 1
25
      \{x(2j*M+1+2*2)\}\, \{x(2j*M+1+2*(a/2+2))\}\, \{x(2j*M+1+2*(a/2(A-1)+2))\}\
      \{x((2j+1)*M+1+2*2)\}, \{x((2j+1)*M+1+2*(a/2+2))\}, \{x((2j+1)*M+1+2*(a/2(A-1)+2))\}
      i = 0 \sim M/2 - 1
                     j = 0 \sim M/2 - 1
                                                      j = 0 \sim M/2 - 1
      . . . .
```

得られた各ラインは順に上から2個ずつが各パイプラインFFT回路の2並列 入力を形成する。実際には、以上のように並べ換えて第A群まですべてが得られるまで待つ必要はなく、先頭から3つおきに取ったデータa/2個の列a/20個、2番から3つおきに取ったデータa/20の列a/20個、2番から3つおきに取ったデータa/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の列a/20の転置操作して直ちに出力処理を開始することができる。

第4図の前段データ並べ換え部3B(方法2)の後半部である第2データ並べ換え回路320は、2a個ずつ並列入力されてくるデータをダブルバッファメモリの一方に2a個ずつ順次記憶しながら他方のメモリより上記の読み出し順に従って2a個ずつ並列に読み出し、4組のコーナターナよりa/2個ずつ合計2a個ずつ送出するものである。特にa=2の場合は 1×1 行列の転置操作となり、コーナターナ機能は不要となり、単にデータをルーティングするだけである。

20

25

第7図は第3リードアドレスの生成回路323の構成例である。図中の群番号カウンタ3231 (Aカウンタ)、列クラスタ番号カウンタ3232 (Aカウンタ)、列番号カウンタ3233 (a/2カウンタ)は上記並べ換え説明における群、群内の列クラスタ、列クラスタ内の列のそれぞれの特定手段であり、アドレスはこれらのビットをこの順に単に連接した構成である。群番号カウンタ3231のキャリィで列クラスタ番号カウンタ3232が更新されるようにキャリィ接続して、各群の対応する位置にある列クラスタの読み出しが時系列上連続となっている。

次に後段のデータ並べ換え部が行う操作であるが、前段の並べ換えの方法2の 後半とまったく同じ操作を行うものである。前段のパイプラインFFTの出力は 次の表4のような並びとなる。各ラインが前段からの出力ライン(即ち各2ラインずつが1つのパイプライン出力に対応)からのデータの出力順に対応する。

5 (表4)

第1群

第2群

第A群

```
\{X1(2j*M+2*0)\}, \{X1(2j*M+2*(a/2))\}, \{X1(2j*M+2*(a/2(A-1)))\}
     \{X1((2j+1)*M+2*0)\}, \{X1((2j+1)*M+2*(a/2))\}, \{X1((2j+1)*M+2*(a/2(A-1)))\}
     j = 0 \sim M/2 - 1
                               j = 0 \sim M/2 - 1
                                                               j = 0 \sim M/2 - 1
10
     \{X1(2j*M+1+2*0)\}, \{X1(2j*M+1+2*(a/2))\}, \{X1(2j*M+1+2*(a/2(A-1)))\}
     \{X1((2j+1)*M+1+2*0)\}, \{X1((2j+1)*M+1+2*(a/2))\}, \{X1((2j+1)*M+1+2*(a/2(A-1)))\}
      i = 0 \sim M/2 - 1
                                i = 0 \sim M/2 - 1
                                                                i = 0 \sim M/2 - 1
15
      \{X1(2i*M+2*1)\}, \{X1(2i*M+2*(a/2+1))\}, \{X1(2i*M+2*(a/2(A-1)+1))\}
      \{X1((2j+1)*M+2*1)\}, \{X1((2j+1)*M+2*(a/2+1))\}, \{X1((2j+1)*M+2*(a/2(A-1)+1))\}
      j = 0 \sim M/2 - 1
                                j = 0 \sim M/2 - 1
                                                               i = 0 \sim M/2 - 1
      \{X1(2j*M+1+2*1)\}, \{X1(2j*M+1+2*(a/2+1))\}, \{X1(2j*M+1+2*(a/2(A-1)+1))\}
20
      \{X1((2j+1)*M+1+2*1)\}, \{X1((2j+1)*M+1+2*(a/2+1))\}, \{X1((2j+1)*M+1+2*(a/2(A-1)+1))\}
       j = 0 \sim M/2 - 1
                               j = 0 \sim M/2 - 1
                                                               j = 0 \sim M/2 - 1
      \{X1(2j*M+2*2)\}, \qquad \{X1(2j*M+2*(a/2+2))\}, \qquad \{X1(2j*M+2*(a/2(A-1)+2))\}
25
      \{X1((2j+1)*M+2*2)\}, \{X1((2j+1)*M+2*(a/2+2))\}, \{X1((2j+1)*M+2*(a/2(A-1)+2))\}
       j = 0 \sim M/2 - 1
                                j = 0 \sim M/2 - 1
                                                                j = 0 \sim M/2 - 1
      \{X1(2j*M+1+2*2)\}, \{X1(2j*M+1+2*(a/2+2))\}, \{X1(2j*M+1+2*(a/2(A-1)+2))\}
```

 $\{X1((2j+1)*M+1+2*2)\}, \{X1((2j+1)*M+1+2*(a/2+2))\}, \{X1((2j+1)*M+1+2*(a/2(A-1)+2))\}$

 $j=0\sim M/2-1$ $j=0\sim M/2-1$

 $j = 0 \sim M/2 - 1$

 $\{X1(2j*M+2*(a/2-1))\}, \{X1(2j*M+2*(a/2+a/2-1))\}, \{X1(2j*M+2*(a/2(A-1)+a/2-1))\}$ $\{X1((2j+1)*M+2*(a/2-1))\}, \{X1((2j+1)*M+2*(a/2+a/2-1))\}, \{X1((2j+1)*M+2*(a/2(A-1)+a/2-1))\}$ $i = 0 \sim M/2 - 1$ $i = 0 \sim M/2 - 1$ $i = 0 \sim M/2 - 1$

 $\{X1(2i*M+1+2*(a/2-1))\}, \{X1(2i*M+1+2*(a/2+a/2-1))\}, \{X1(2i*M+1+2*(a/2(A-1)+a/2-1))\}$ $\{X1((2j+1)M+1+2*(a/2-1))\}, \{X1((2j+1)M+1+2*(a/2+a/2-1))\}, \{X1((2j+1)M+1+2*(a/2(A-1)+a/2-1))\}$ $j = 0 \sim M/2 - 1$ $i = 0 \sim M/2 - 1$ $j = 0 \sim M/2 - 1$

10

15

20

25

5

(後段の並べ換え方法2:a≥2の場合)

第5図に示す後段のデータ並べ換え部4Aは、前段FFT出力並びよりM点離 れたデータM個からなるデータ組を作りa列縦隊になるように並べ換える。特に 各組のデータ並び内では2列縦隊になるようにする。前段の出力はM点データの 組(組内は2列縦隊)がa列縦隊の並びとなっているので、各組の対応する位置 のデータを1個ずつ集めれば、M点離れたデータM個からなるデータ組を得るこ とができる。

組内は2列縦隊となっているので、群内の各列には同じM点データ組に属する データが2個含まれており列が読み出しの単位とすると、2個のパイプラインF FT回路のデータが得られるので、 a 個のパイプラインFFT回路の為には a / 2列単位で読み出し並べ換えればよい。各群はa/2列単位を1クラスタとする とa/2列から構成されるクラスタA個に分けることができる。

以下、各群はクラスタ単位に次のように処理される。第1群の1番目のクラス 夕の列($i=0\sim a/2-1$) 各々について先頭から3つおきに取ったデータa/2個からなる列a/2個、3番目から3つおきに取ったデータa/2個からなる 列a/2個、2番目から3つおきに取ったデータa/2個からなる列a/2個、 4番目から3つおきに取ったデータa/2個からなる列a/2個をそれぞれ(a /2)×(a/2)行列とみて転置、第2群の1番目のクラスタの列各々につい て先頭から3つおきに取ったデータa/2個からなる列a/2個、3番目から3

つおきに取ったデータa/2個からなる列a/2個、2番目から3つおきに取ったデータa/2個からなる列a/2個、4番目から3つおきに取ったデータa/2個からなる列a/2個をそれぞれ(a/2)×(a/2)行列とみて転置し、第1群からの転置の横に配置する。

以下同様にして第A群の1番目のクラスタの列各々について先頭から3つおきに取ったデータa/2個からなる列a/2個、3番目から3つおきに取ったデータa/2個からなる列a/2個、2番目から3つおきに取ったデータa/2個からなる列a/2個、4番目から3つおきに取ったデータa/2個からなる列a/2個をそれぞれ(a/2)×(a/2)行列とみて転置し、第A-1群からの転置の横に配置する。このようにして得られた4個の(a/2)×(M/2)行列について、順に第1の行列の各行を4h+1(h=0~a/2-1)番のライン、第2の行列の各行を4h+2(h=0~a/2-1)番のライン、第3の行列の各行を4h+4(h=0~a/2-1)番のラインとすることによって下記の表5の第1群が得られる。

再び、第1群の次のクラスタの列($i=a/2\sim a-1$)について同様に取ってそれぞれ(a/2)×(a/2)行列とみて転置、第2群について次のクラスタの列($i=a/2\sim a-1$)について同様に取ってそれぞれ(a/2)×(a/2)行列とみて転置し、第1群からの転置の横に配置する。

以下同様にして第A群について次のクラスタの列($i=a/2\sim a-1$)について同様に取ってそれぞれ(a/2)×(a/2)行列とみて転置し、第A-1群からの転置の横に配置する。 このようにして得られた4個の(a/2)×(M/2)行列について、順に第1の行列の各行を4 h+1 ($h=0\sim a/2-1$) 番のライン、第2の行列の各行を4 h+2 ($h=0\sim a/2-1$) 番のライン、第3の行列の各行を4 h+3 ($h=0\sim a/2-1$) 番のライン、第4の行列の各行を4 h+4 ($h=0\sim a/2-1$) 番のラインとすることによって表5の第2 群が得られる。

以下同様にして第3群が得られ、同様な手順で第1群〜第A群の最後のクラスタの列(i=(A-1) a / 2 \sim A a / 2 - 1 (=M/2-1)) を取りそれぞ

れ $(a/2) \times (a/2)$ 行列とみて転置し、それぞれ $(a/2) \times (M/2)$ 行列を構成し、同様に対応づけると表 5 の第A 群が得られる。

(表5)

25

```
第1群
                     第2群
                                           第3群
                                                                第A群
5
     \{X1(2i)\}, \{X1(aM+2i)\}, \{X1(2aM+2i)\}, \{X1((A-1)aM+2i)\}
     \{X1(2i+1)\}\ , \quad \{X1(aM+2i+1)\}\ , \quad \{X1(2aM+2i+1)\}\ ,
                                                            \{X1((A-1)aM+2i+1)\}
      i = 0 \sim M/2 - 1 i = 0 \sim M/2 - 1
                                       i = 0 \sim M/2 - 1
                                                             i = 0 \sim M/2 - 1
10
     \{X1 (M+2i)\}\ , \{x((a+1)M+2i)\}\ , \{X1 ((2a+1)M+2i)\}\ , \{X1 (((A-1)a+1)M+2i)\}\ 
     \{X1 (M+2i+1)\}, \{x ((a+1)M+2i+1)\}, \{X1 ((2a+1)M+2i+1)\}, \{X1 (((A-1)a+1)M+2i+1)\}
      i=0\sim M/2-1 i=0\sim M/2-1 i=0\sim M/2-1
                                                             i = 0 \sim M/2 - 1
     \{X1(2M+2i)\}, \{x((a+2)M+2i)\}, \{X1((2a+2)M+2i)\}, \{X1(((A-1)a+2)M+2i)\}
     \{X1(2M+2i+1)\}, \{x((a+2)M+2i+1)\}, \{X1((2a+2)M+2i+1)\}, \{X1(((A-1)a+2)M+2i+1)\}
15
      i=0\sim M/2-1 i=0\sim M/2-1 i=0\sim M/2-1
                                                             i = 0 \sim M/2 - 1
```

$$\{X1((a-1)M+2i)\}, \{x((2a-1)M+2i)\}, \{X1((3a-1)M+2i)\}, \{X1(((A-1)a+a-1)M+2i)\}$$

$$\{X1((a-1)M+2i+1)\}, \{x((2a-1)M+2i+1)\}, \{X1((3a-1)M+2i+1)\}, \{X1(((A-1)a+a-1)M+2i+1)\}$$

$$i=0 \sim M/2-1 \qquad i=0 \sim M/2-1 \qquad i=0 \sim M/2-1$$

得られた各ラインは順に上から 2個ずつが各パイプラインFFT回路の 2並列入力を形成する。実際には、以上のように並べ換えて第A群まですべてが得られるまで待つ必要はなく、先頭から 3 つおきに取ったデータ a / 2 6 個の列 a / 2 7 個の列 a / 2 8 個の列 a / 2 8 個の列 a / 2 9 個で表モリから読み出した後、それぞれ(a / 2)×(a / 2)行列の転置操作して直ちに出力処理を開始することができる。

第5図の後段データ並べ換え部4Aは前段データ並べ換え部の方法2の後半部である第2データ並べ換え回路320と同様に2a個ずつ並列入力されてくるデータをダブルバッファメモリの一方に2a個ずつ順次記憶しながら他方のメモリより上記の読み出し順に従って2a個ずつ並列に読み出し4組のコーナターナよりa/2個ずつ合計2a個ずつ送出するものである。リードアドレス生成回路323は第2データ並べ換え回路のものと同じである。

(捻り係数乗算)

5

10

後段部のデータ並べ換えに続き、捻り係数乗算部で乗算される捻り係数は表6のようなものとなる。N=M×M点フーリェ変換の第一ステップである式(1)はk0を固定した場合、k1についてのM点DFTの式であり、基数2パイプラインFFTで処理した場合、その出力インデックス順はDFTの式により得られるインデックス順とはビットリバースの関係にある。従って(2)式の捻り係数乗算を基数2のパイプラインFFTの出力インデックス順に対応して行う場合、捻り係数の指数n0についてはビットリバースした値を用いる必要がある。

前述の後段のパイプラインFFTの入力の為の並べ換えでは、データ配列は一次元表現になっているが、2次元表現、即ち行列表現としてはMが掛けられている値が行インデックスであり、残りが列インデックスとなる。捻り係数の指数としてはこの行インデックスのビットリバース値を用いる必要がある。パイプラインFFT回路はa個なので、データ配列の行は2行ずつのa組に分けられ、各組はM点データずつA個に細分されている。列の観点からみると全体がA個の群に分けられていることになる。

従ってビットリバース操作をBR[]とすると、データの入力並びに対応した 捻り係数の並びは以下のようになる。但し、BR[]は[]内をmビットとして みたビットリバース操作である。

25 (表6)

第1群の捻り係数 第2群の捻り係数 ··· 第A群の捻り係数

```
i=0\sim M/2-1 i=0\sim M/2-1 i=0\sim M/2-1
```

```
\{W**(BR[1]x(2i))\}, \{W**(BR[a+1]x(2i))\}, \{W**(BR[(A-1)a+1]x(2i))\}
      \{W**(BR[1]x(2i+1))\}, \{W**(BR[a+1]x(2i+1))\}, \{W**(BR[(A-1)a+1]x(2i+1))\}
                               i = 0 \sim M/2 - 1
      i = 0 \sim M/2 - 1
                                                          i = 0 \sim M/2 - 1
 5
      \{W**(BR[2]x(2i))\}, \{W**(BR[a+2]x(2i))\}, \{W**(BR[(A-1)a+2]x(2i))\}
      \{W**(BR[2]x(2i+1))\}, \{W**(BR[a+2]x(2i+1))\}, \{W**(BR[(A-1)a+2]x(2i+1))\}
      i = 0 \sim M/2 - 1
                               i=0\sim M/2-1
                                                         i = 0 \sim M/2 - 1
10
      \{W**(BR[a-1]x(2i))\}, \{W**(BR[a+a-1]x(2i))\}, \{W**(BR[(A-1)a+a-1]x(2i))\}
      \{W**(BR[a-1]x(2i+1))\}, \{W**(BR[a+a-1]x(2i+1))\}, \{W**(BR[(A-1)a+a-1]x(2i+1))\}
       i = 0 \sim M/2 - 1
                                i = 0 \sim M/2 - 1
                                                          i = 0 \sim M/2 - 1
```

15 (データ並べ換え方法2:a=1の場合)

次にa=1、即ち各段のパイプラインFFT回路が1個の場合について示す。 $a \ge 2$ の場合と同様、入力時系列データ $\{x(t): t=0 \sim 2**m-1\}$ は2 b個ずつ並列入力されるとし、各入力データラインの連続するデータをB個ずつ組にし、これらを各入力データライン横断的にまとめると、表7のようにそれぞれがM点データからなるM個の群に分けることができる。但し、BはB=M/2 bで並列度2 bとした時のM点データになるまでの入力カウント数、2 bは入力並列度である。

(表 7)

25 第1群 第2群 第3群 ··· 第 M 群

入力データライン 1;

 $\{x (2bj)\}\$, $\{x (M+2bj)\}\$, $\{x (2M+2bj)\}\$, $\{x ((M-1)M+2bj)\}\$ $j=0\sim B-1$ $j=0\sim B-1$ $j=0\sim B-1$ 入力データライン 2;

$$\{x (2bj+1)\}\ , \qquad \{x (M+2bj+1)\}\ , \quad \{x (2M+2bj+1)\}\ , \qquad \{x ((M-1)M+2bj+1)\}\$$

 $j=0 \sim B-1 \qquad \qquad j=0 \sim B-1 \qquad \qquad j=0 \sim B-1$

5

10

入力データライン 3;

$$\{x (2bj+2)\}\ , \quad \{x (M+2bj+2)\}\ , \quad \{x (2M+2bj+2)\}\ , \quad \{x ((M-1)M+2bj+2)\}\$$

 $j=0\sim B-1 \qquad \qquad j=0\sim B-1 \qquad \qquad j=0\sim B-1$

入力デ-タライン 2b;

$$\{x (2bj+2b-1)\}\ , \{x (M+2bj+2b-1)\}\ , \{x (2M+2bj+2b-1)\}\ , \{x ((M-1)M+2bj+2b-1)\}\$$

 $j=0 \sim B-1 \qquad j=0 \sim B-1 \qquad j=0 \sim B-1$

(前段データ並べ換え方法2:a=1の場合)

15 先ず、第8図に示す第1データ並べ換え回路330では、時系列上連続したM 点データからなるデータ組M個を1列縦隊になるようにデータを並べ換える。特 に各データ組はその中では2列縦隊になっているように並べ換える。以下はその 手順である。 M個の群は次のように処理する。

第1群の第1列の奇数番目のデータも個からなる列、偶数番目のデータも個か 20 らなる列を作り、奇数番データ、偶数番データについて、それぞれb×1行列と みて転置する。次に第1群の第2列の奇数番目データも個からなる列、偶数番目 データも個からなる列を作り、奇数番データ、偶数番データについて、それぞれ b×1行列とみて転置し、第1列からの転置の横に配置する。

以下同様にして第1群の第B列の奇数番目のデータト個からなる列、偶数番目 のデータト個からなる列を作り、奇数番のデータ、偶数番のデータについて、それぞれり×1行列とみて転置し、第B-1列からの転置の横に配置する。奇数番目データより得られた大きさ1×bの行列B個から構成される1×($b \times B$) $[=1 \times (M/2)]$ 行列の行を奇数番のラインとし、偶数番目データより得られた大きさ1×((M/2) 行列の行を偶数番のラインとして下記表8の第1群が得

られる。

5

20

25

同様にして、第2群について行うと表8の第2群が得られる。以下同様にして 最後は第M群から表8の第M群が得られる。実際には、以上のように並べ換えて 第M群まですべてが得られるまで待つ必要はなく、奇数番目データb個からなる 列、偶数番目データb個からなる列をメモリから読み出した後、各々b×1行列 の転置操作して直ちに次へ出力処理を開始することができる。

第3群

第M群

(表8)

第1群

10 $\{x(2i)\}$, $\{x(M+2i)\}$, $\{x(2M+2i)\}$, $\{x((M-1)M+2i)\}$ $\{x(2i+1)\}$, $\{x(M+2i+1)\}$, $\{x(2M+2i+1)\}$, $\{x((M-1)M+2i+1)\}$ $i=0\sim M/2-1$ $i=0\sim M/2-1$ $i=0\sim M/2-1$

第2群

第8図の第1データ並べ換え回路330は、2b個ずつ並列入力されてくるデータをダブルバッファメモリの一方に2b個ずつ順次記憶しながら、他方のメモリより上記の読み出し順に従って2b個ずつ並列に読み出し、2組のコーナターナ(この場合、パラレルイン・シリアルアウト回路となる)よりそれぞれ1個ずつ合計2個ずつ送出するものである。

第10図は第4リードアドレス生成回路333の構成例である。図中の群番号カウンタ(Mカウンタ)3331、列番号カウンタ(Bカウンタ)3332は上記並べ換え説明における群、群内の列のそれぞれの特定手段であり、アドレスはこれらのビットをこの順に単に連接した構成である。

次に前段の第2データ並べ換え回路340では、前半の結果を基に1個のパイプラインFFT回路の入力になるように、時系列上M点離れたデータM個からなるデータ組を作る。即ち1列縦隊になるように並べ換える必要がある。

前段の第1データ並べ換え回路330で、時系列的に連続するM点データの組 (組内は2列縦隊)が1列縦隊に編成されているので、この後、各組の対応する 位置のデータを1個ずつ集めれば、時系列的にM点離れたデータM個からなるデ ータ組を得ることができる。組内は2列縦隊になっているので、群内の各列の2 個のデータはM点離れたデータM個の組としては別の組に属する。列全体が読み出し単位とすると、パイプラインFFT回路は一組なので、他方は直ちに必要とはならず、再度読み出す必要がある。しかし、パイプラインFFT回路は2並列入出力であり、M点離れたデータM個の同じ組のもう1個のデータを必要とする。即ち2つの群より同時に読み出してくる必要がある。

この為の構成は、第2図に示した前段のデータ並べ換え部3Aの方法1と同じでよい。即ち第1データ並べ換え回路330から得られるデータ群は、2つのバンクに分けられたバッファメモリに、奇数番目、偶数番目の群をそれぞれ別バンクに記憶する。各バンクより対応する群の先頭より1個ずつの計2個がパイプラインFFT回路の2並列入力となる。バンク内の各群は先頭の群の先頭データ1個、次の群の先頭データ1個、さらに次の群の先頭データ1個というように各群について対応する位置の1個ずつを読み出し、最後の群(M/2番目の群)に達して表9の第1群が得られる。再び先頭の群の次の1個、2番目の群の次の1個というように各群のデータが尽きるまで行い、表9の第M群までが得られる。この後別のバッファのバンクに切り換わって全く同様に処理を行う。

(表9)

5

25

第1群 第2群 第3群 … 第M群

得られた各群の2ラインはパイプラインFFT回路の2並列入力となる。実際には、以上のように並べ換えて第M群まですべてが得られるまで待つ必要はなく、2つのバンクから読み出して直ちにパイプラインFFT回路へ出力するようにできる。

第8図の第2データ並べ換え回路340は2個ずつ並列入力されてくるデータをダブルバッファメモリの一方にM個になる都度バンクを交互に切り換えながら2個ずつ記憶し、他方のメモリの2つのバンクより同時にそれぞれ2個を読み出

し、そのうち必要な1個をそれぞれ計2個送出するものである。

第11図は第5リードアドレスの生成回路343の構成例である。図中の群番号カウンタ3431(M/2カウンタ)、列番号カウンタ3432(M/2カウンタ)は上記並べ換え説明における群、群内の列のそれぞれの特定手段であり、 7行番号カウンタ3433(2カウンタ)は列データ(2個のデータからなる)内の1個のデータの選択手段である。列データの読み出しアドレスは群番号カウンタ3431、列番号カウンタ3432のビットを単に連接した構成である。行番号カウンタ3433の値は列内の対象データ1個の選択信号となる。群番号カウンタ3431のキャリィで行番号カウンタを更新し、行番号カウンタ3433 のキャリィで列番号カウンタが更新されるようにキャリィ接続して、各群の対応する位置にある1個のデータ(即ち属する列が各群での位置が相対的に同じでかつ列内の位置も同じ)が時系列的に連続して読み出される。

(後段データ並べ換え方法2:a=1の場合)

第9図に示す後段のデータ並べ換え部4Bが行う操作は前段データの並べ換え 部の第2データ並べ換え回路340(方法2の後半部)と全く同じ操作を行うも のである。前段のパイプラインFFTの出力は表10のような並びとなる。各ラ インが前段FFT出力ラインからのデータの出力順に対応する。

(表10)

20 第1群 第2群 第3群 … 第M群

25

15

後段のデータ並べ換え部4BはFFT出力データの並びよりM点離れたデータ M個からなるデータ組を作り1列縦隊になるように並べ換える。特に各組のデー 夕並び内では2列縦隊になっているようにする。前段のFFT出力はM点データ の組(組内は2列縦隊)が1列縦隊の並びとなっているので、各組の対応する位 置のデータを1個ずつ集めれば、M点離れたデータM個からなるデータ組を得る ことができる。

組内は2列縦隊になっているので、群内の各列の2個のデータはM点離れたデータM個の組としては別の組であり、列を読み出しの単位とすると、パイプラインFFT回路は一組なので、他方は直ちに必要とはならず、再度読み出す必要がある。しかし、パイプラインFFT回路は2並列入出力であり、M点離れたデータM個の組として同じ組となるもう1個のデータを必要とする。即ち2つの群より同時に読み出してくる必要がある。この為の構成は方法1の前段の並べ換え部3Aと同じでよい。即ち、前段パイプラインFFT回路から得られるデータ群は、2つのバンク(バンクA、バンクB)に分けられたバッファメモリに、奇数番目、偶数番目の群をそれぞれ別に記憶する。各バンクより対応する群の先頭より1個ずつの計2個がパイプラインFFT回路の2並列入力となる。

バンク内の各群は先頭の群の先頭データ1個、次の群の先頭データ1個、さらに次の群の先頭データ1個というように各群について対応する位置の1個ずつが読み出され最後の群(M/2番目の群)に達して下記第1群が得られる。再び先頭の群の次の1個、2番目の群の次の1個というように各群のデータが尽きるまで行い、下記表11の第M群までが得られる。この後別のバッファのバンクに切り換わって全く同様に処理を行う。

20 (表11)

10

15

第1群 第2群 第3群 … 第M群

 $\{x1(2i)\}\$, $\{x1(M+2i)\}\$, $\{x1(2M+2i)\}\$, $\{x1((M-1)M+2i)\}\$ $\{x1(2i+1)\}\$, $\{x1(M+2i+1)\}\$, $\{x1(2M+2i+1)\}\$, $\{x1((M-1)M+2i+1)\}\$

25 $i = 0 \sim M/2 - 1$ $i = 0 \sim M/2 - 1$ $i = 0 \sim M/2 - 1$ $i = 0 \sim M/2 - 1$

得られた各群のラインはパイプラインFFT回路の2並列入力を形成する。実際には、以上のように並べ換えて第M群まですべてが得られるまで待つ必要はなく2のバンクから読み出して直ちにパイプラインFFTに出力することができる。

第9回に示した後段データ並べ換え部4Bは、前段データ並べ換え部3Cの第2データ並べ換え回路340(方法2)と同様に2個ずつ並列入力されてくるデータをダブルバッファメモリの一方に、M個になる都度、そのバンク341A´,341B´を交互に切り換えながら2個ずつ記憶し、他方のメモリの2つのバンクより同時にそれぞれ2個を読み出し、その内必要な1個をそれぞれ送出するものである。第5リードアドレス生成回路343´は前段データ並べ換え部330の第2データ並べ換え回路340の第5リードアドレス生成回路343と同じである。

10 (捻り係数の乗算: a = 1 の場合)

後段のデータ並べ換えに続く、捻り係数乗算部で乗算される捻り係数は各段のパイプラインFFTが1個即ちa=1の場合は、 $a \ge 2$ の場合において、a=1、A=Mとして表12のようなものとなる。但し、BR[]は[]内をmビットとしてみたビットリバース操作である。

15

25

(表12)

```
第1群の捻り係数 第2群の捻り係数 ・・・ 第M群の捻り係数 {W**(BR[0]x(2i))} , {W**(BR[1]x(2i))} , {W**(BR[(M-1)]x(2i))} } {W**(BR[0]x(2i+1))} , {W**(BR[1]x(2i+1))}, {W**(BR[(M-1)]x(2i+1))} } 20 i=0~M/2-1 i=0~M/2-1
```

(並列構成)

装置単独では実装上の制約等によりデータの入力レートに対応できない時として、例えば、データの入力レートと装置の動作レートが等しく、データの入力並列度2b>パイプラインFFTの合計パイプライン幅2a、の場合等がある。このための対策として装置を並列配置する方法がある。単純な構成としてデータ入力ラインと各装置をデマルチプレクサで結合すればよいが、前段データ並べ換えの方法2の場合、各装置の前段データ並べ換え部(方法2)の前半部である第1データ並べ換え回路を統合し、バッファメモリからの読み出しでデマルチプレク

スする方が制御やコンパクト化に有利な場合がある。

5

10

15

20

25

第12図はこのデータ分配・並べ換え部8の構成を示す。

このような構成では各装置の前段データ並べ換え部は方法 2 に於ける前段データ並べ換え部の後半と同じ構成となる。従って又各装置の後段データ並べ換えはこれまでの説明から判るように前段のデータ並べ換え部と同じ構成となる。この時、並列配置装置台数 e は(2 b)÷(2 a)=b÷ a となるべきであり、2 の中乗となる。

この統合バッファメモリの大きさ(語数)としてフーリェ変換点数×並列配置する装置分とし、各装置に割り付ける分はフーリェ変換点数分とする(バッファリング分を含めるとこの倍となる)。またデータ並べ換えのコーナターナの大きさも並列配置する装置個数倍とする。この統合バッファへの書き込みは順に各装置分としてフーリェ変換点数分単位ずつ行われる。しかし、読み出しは装置対応には、前段のデータ並べ換え(方法2)の前半の説明で述べたように2b個ずつ並列にa回、即ちa列分、順に行い、コーナターナへ出力される。2組のコーナターナではそれぞれ並列配置する装置台数分、即ち(b×a×e)=b×a×(b÷a)=b×b個のデータがバッファされると転置操作が行われ、各装置に対して同時にそれぞれa並列でデータが出力される(装置当たり奇・偶数出力ライン合計2a並列となり、全体では2b並列となる)。

データ分配・並べ換え部8における、データ読み出しのデマルチプレクサ制御に対応した第6リードアドレス発生回路82は第13図に示すようになり、装置カウンタ824が追加され、これがバッファメモリ上の各装置領域の選択を制御する。図中の群クラスタ番号カウンタ821(Aカウンタ)、群番号カウンタ822(aカウンタ)、列番号カウンタ823(Bカウンタ)は前段の並べ換えの方法2の第1並べ換え回路(前半部)の説明におけるクラスタ、クラスタ内の群、群内の列のそれぞれの特定手段であり、また装置カウンタは個々の各装置の対象データ(クラスタ)を特定する手段である。アドレスは装置カウンタ824、群クラスタ番号カウンタ821、群番号カウンタ822、列番号カウンタ823のビットをこの順に単に連接した構成である。

以上の構成において、群番号カウンタ822のキャリィで装置カウンタ824

を更新し、装置カウンタ824のキャリィで列番号カウンタ823が更新され、列番号カウンタ823のキャリィで群クラスタ番号カウンタ821が更新されるようにキャリィ接続を行うことにより、クラスタ内では各群の対応する位置にある列(即ち合計 a 個の列)の読み出しが時系列上連続となり、又特定の装置の処理対象データの a 個の列が読み出されると、次の装置の処理対象データより a 個の列が読み出されるようにアドレスの生成を行うようにしている。

なお、a=1 の場合の第6 リードアドレス発生回路は第13 図において、A=Mとなり、a カウンタを削除した第14 図である。

(バイパス処理)

5

20

25

10 これまで前段のフーリェ変換点数は後段と同じ変換点数として説明してきた。しかし、同じ装置構成で変換点数をモード変更等で可変にできれば、装置の汎用性が増す。特許第2848134号によると、R並列入出力M点(=R**m)用の基数RパイプラインFFT回路で、データ並べ換えと演算部からなるパイプラインの各段に対する設定によって、変換点数M/(R**1)、M/(R**152)、M/(R**3)、・・・ R点のフーリェ変換を行わせることができることが開示されている。

以下はR=2、即ち基数2パイプラインFFTについての概略説明である。並列入出力M点(=2**m)、基数2パイプラインFFT回路はフーリェ変換点数M個のデータについて、フーリェ変換を行う回路である。これはM個の入力データを2分割し、分割した入力データをシリアルに並べてなる2並列入力のデータをデータ並べ換え回路部と演算部とから構成された2並列入出力の、高速フーリェ変換(FFT)の基本回路に入力し、この2並列入出力の基本回路を1段とし、この段をm個直列に並べてフーリェ変換を行うよう構成したものである。

データ並べ換え回路部は入力データ点数Mに対して、上記の1段目ではM/(2**1)離れたデータ同士が、2段目ではM/(2**2)離れたデータ同士が、3段目ではM/(2**3)離れたデータ同士が、最終段ではお互いに1つ離れたデータ同士が演算部の2並列入力を構成するように並べ換えを行い、各演算部は2並列入力の1方に捻り係数を乗算し、その結果と他方の入力とでバタフライ演算(2入力の和及び差を得る)を行う。

特許第2848134号では上記の基本回路m段からなるM(=2**m)点の高速フーリェ変換回路において、データの並べ換えを行うが、演算を行わないでそのまま出力するというバイパス処理を1段からK段まで行い、以降の段ではデータの並べ換え及び演算を行うことで、データ点数がM/(2**K)のフーリェ変換がなされることが示されている(但し、Kは正整数でK<m)。又与える入力データが最大変換点数であって、上記バイパス機能を適用してもバイパス機能の設定で決まる変換点数ずつまとまった形で変換結果が得られることを以下に示す。

5

先ず、基数2の場合に対するデータ並べ換えの例を説明し、その後で並べ換え 方より、バイパス機能を適用しても変換点数ずつまとまった形で変換結果が得られることを示す。基本回路のデータ並べ換え部の2並列入力のそれぞれのポートをx、y、2並列出力のそれぞれのポートをa、bと名付ける時、1段目では1本のM点の時系列データがデマルチプレクサにより2本の入力ポートに与えられるか、乃至はM点の時系列データを丁度半分のところで分割して時間的に早い前3か、乃至はM点の時系列データを丁度半分のところで分割して時間的に早い前4M/(2**1)個の時系列上連続するデータをポートxに、遅い後半M/(2**1)個の時系列上連続するデータをポートyに与える時、出力としてポートaに時間的に早いM/(2**1)個の連続するデータを、ポートbには時間的により遅いM/(2**1)個の連続するデータが出るように並べ換える。

2段目では先ず入力ポート×からのM/(2**1)個のデータを2分割して、 50時間的に早い前半M/(2**2)個のデータを出力ポートaに、遅い後半M/ (2**2)個のデータを出力ポートbに出力し、その後入力ポートyからのM /(2**1)個のデータを2分割して、時間的に早い前半M/(2**2)個 のデータを出力ポートaに、遅い後半M/(2**2)個のデータを出力ポート bに出力するように並べ換える。

25 さらに3段目では先ず入力ポートxからの最初のM/(2**2)個のデータを2分割して、時間的に早い前半M/(2**3)個のデータを出力ポートaに、遅い後半M/(2**3)個のデータを出力ポートbに出力し、この後入力ポートyからの最初のM/(2**2)個のデータを2分割して、時間的に早い前半M/(2**3)個のデータを出力ポートaに、遅い後半M/(2**3)個の

データを出力ポ個のデータを出力ポートbに出力し、再び入力ポートxからの次 の残りM/(2**2)個のデータを2分割して、時間的に早い前半M/(2* *3) 個のデータを出力ポートaに、遅い後半M/(2**3) 個のデータを出 カポートbに出力し、再び入力ポートyからの次の残りM/(2**2)個のデ ータを2分割して、時間的に早い前半M/(2**3)個のデータを出力ポート aに、遅い後半M/(2**3)個のデータを出力ポートbに出力するように並 べ換える。以下4段、5段・・・同様な仕方で細分割して並べ換え出力される。

以上のような並べ換えにおいて1段目での出力ポートa、bに出てくるデータ は時系列的に丁度M/(2**1)個離れたものになっている。また2段目では 連続したM/(2**1)個のデータを2分割して出力ポートa、bに出力して いるのでやはりそれらの距離はM/(2**1)の半分のM/(2**2) 個に なっている。また3段目では連続したM/(2**2)個のデータを2分割して 出力ポートa、bに出力しているのでやはりそれらの距離はM/(2**2)の 半分のM/(2**3)個になっている。

10

25

15 以下m段目ではM/(2**m) = M/M = 1離れたものになっており、FFT算法が要請する、演算部に与えるべきデータ揃えに叶っている。

以上の並べ換え方法を採用しているデータ並べ換え部を含む基本回路を各段に 持つ高速フーリェ変換回路においてバイパス処理即ちデータ並べ換えは行うが演 算はせず、そのまま次の段に渡すというバイパス機能を1段目までに適用すると、 20 上記並べ換え説明より、2段目ではM個の連続データの内、先ず、前半のM/ (2**1) 個を2分割して演算部に渡し、その後で後半のM/(2**1) 個 を 2 分割して演算部に渡すので、M/(2**1) 点フーリェ変換結果はM/(2**1) 個ずつ分離されて得られることが判る。バイパス機能を2段目まで に適用すると、上記並べ換え説明から3段目では各入力ポートからの連続したM /(2**2)個単位のデータを時間的に早い順に処理、即ち2分割して演算部 に渡すというように処理するのでM/(2**2)点フーリェ変換結果はM/ (2**2) 個ずつ分離されて得られることが判る。以下同様で、バイパス機能 の適用でも変換点数ずつまとまった形で変換結果が得られることが判る。

本特許2848134号に開示された前段の基数2パイプラインFFT回路と

して、各段が上記バイパス機能を持つ基数 2 パイプラインFFT回路を使用し、 1段目から必要な段までバイパス機能を適用することによって、 $N/2=(M/2)\times M$ 、 $N/(2**2)=\{M/(2**2)\}\times M$ 、 $N/(2**3)=\{M/(2**3)\}\times M$ 、・・・ $\{N/(M\div2)\}\times M=2\times M$ 点のフーリェ変換を行えることが以下のように示される。

これらのフーリェ変換点数は $\alpha \times M$ と表されるので、前段のパイプラインFFTに供給されるデータはM個おきに α 個とってパイプラインFFT回路に α 個ずつ供給すればよいが、特許2848134号の基数2パイプラインFFTではM個($=\alpha \times (M/\alpha)$)ずつ供給するとパイプラインFFTの中で、分離し順次 α 点FFTを行い、(M/α)組出力してくる。これは前段、後段データ並べ換え部の説明中の後段データ並べ換え部の入力データ $\{X1(n)\}$ の各群の列が仮想的に $\alpha/2$ 列ずつ M/α 組に区分けされるだけで、出力順は $M \times M$ 点パイプラインFFTの場合と全く同じであり、後段のパイプラインFFTの入力としてはM個の各群の対応する位置からデータを1個ずつとって(合計M0のデータとなる)くればよく、これは既に説明した後段でのデータ並べ換えそのものである。さらに、前段の最後の演算までバイパスする場合、前段パイプラインFFTの入力データ列そのものがその順に出てくるので、後段のデータ並べ換えを経由すると、結局元々の時系列上連続したM点ずつのデータが得られる。

これを後段パイプラインFFTに与えるとM点FFTの結果が順に得られることになる。後段にも前段と同じバイパス機能をもった基数2パイプラインFFTを使用し、データ並び替えそのものは行うが、順に先頭から演算をバイパスするとM/2点以下のFFT結果が得られる。以上により、本特許では前段/後段に各段の演算そのものをバイパスする機能をもつ基数2パイプラインFFTを採用することによりN/2・・・2点までのフーリェ変換を行うことができる機能を持つフーリェ変換装置を構成することもできる。

(64点高速フーリェ変換装置)

5

10

15

20

25

64点FFTを行う場合の実施例構成を第15図に示す。データ入力並列度は 4で、パイプライン幅も合計4とし、前段データ並べ換え部103のデータ並べ 換え方法は上述した方法2に従うものとする。64点FFTは8×8と分解する と、以下のように前段・後段とも変換点数M=8の離散フーリェ変換となる。

63

5

10

15

20

Y (n) =
$$\sum y$$
 (k) W** (n×k) ---- (0)
k=0

但し、W=exp $(-2\pi j/64)$

 $n, k = 0 \sim 63$

に於いて、 $n=8\times n1+n0$

 $k = 8 \times k \ 1 + k \ 0$

但し、n1、n0=0~7

 $k 1, k 0 = 0 \sim 7$

とおくと、離散フーリェ変換の式(0)は次のようになり、

7 7

Y (n1, n0) = $\Sigma \Sigma y$ (k1, k0) $\times W 8$ ** (n0×k1)

 $\times W * * (n0 \times k0) \times W8 * * (n1 \times k0)$

但し、W8 = $e \times p (-2\pi j/8)$

ステップに分解できる:

 $k0=0\sim 7$

Y 1 (n0, k0) = Σ y (k1, k0) ×W 8 ** (n0×k1) ---- (1) k1=0~7

 $Y 2 (n0, k0) = Y 1 (n0, k0) \times W * * (n0 \times k0) ---- (2)$

Y 3 (n0, n1) = Σ Y 2 (n0, k0) ×W 8 ** (n1×k0) ---- (3)

式 (1) に於ける 8点フーリェ変換Y1 (n0、k0) (k0 = 0、2、4、6) 25 は k0 の昇順に前段の 8点基数 2パイプラインFFT回路 10 1Aで計算される。 また 8点フーリェ変換Y1 (n0、k0) (k0 = 1、3、5、7) は k0 の昇順に に前段の 8点基数 2パイプラインFFT回路 10 1Bで計算される。

式(2) は捻り係数乗算部107で計算される。この乗算部107には、複素 乗算回路105と係数メモリ106を備えている。式(3) に於ける8点フーリ ェ変換Y3 (n0、n1) (n0=0、2、4、6) はn0の昇順に後段の8点基数 2パイプラインFFT回路102Aで計算される。また8点フーリェ変換Y3 (n0、n1) (n0=1、3、5、7) はn0の昇順に後段の8点基数2パイプラインFFT回路102Bで計算される。以下に変換に従ってデータが出力される順をデータ並べ換え込みで示す。

先ず、時系列の入力データy(k)が4並列で入力される。変数名yを省略しインデックスの値のみを示す。記述した表1におけるパラメータをM=8、b=2、B=8/4=2として、

(表13)

10	第1群	第2群	第3群	第4群	第5群	第6群	第7群	第8群
	0, 4	8, 12	16, 20	24, 28	32, 36	40, 44	48, 52	56, 60
	1, 5	9, 13	17, 21	25, 29	33, 37	41,45	49, 53	57, 61
	2, 6	10, 14	18, 22	26, 30	34, 38	42,46	50, 54	58, 62
	3, 7	11, 15	19, 23	27, 31	35, 39	43, 47	51, 55	59, 63

15

25

前段のデータ並べ換え方法 2 に従うデータ並べ換え部 1 0 3 (詳細は第 1 6 図 参照)の前半部 1 0 3 a r y (k) は表 1 4 のように並べ換えられる。表 2 におけるパラメータをM=8、a=2、A=8/2=4 として、

20 (表14)

	第1	群			第2	群			第3	群			第4	群	
0.	2,	4.	6、	16.	18,	20、	22,	32,	34,	36,	38,	48,	50.	52,	54
1,	3,	5、	7、	17,	19,	21,	23,	33、	35、	37,	39、	49、	51.	53,	55
8,	10,	12,	14,	24,	26.	28,	30、	40,	42,	44,	46.	56、	58,	60.	62
9,	11,	13,	15、	25、	27,	29、	31、	41,	43、	45、	47、	57、	59、	61、	63

さらにデータ並べ換え部 103 (詳細は第 16 図参照) の後半部 103 b で y (k) は次の表 15 のように並べ換えられる。ここで、リードアドレス生成回路 103 a -1, 103 b -1 はそれぞれ第 6 図、第 7 図に示したものに対応する

が、図中の後半部の並べ換え用リードアドレス生成回路 1 0 3 b - 1 ではクラス タ内列番号カウンタの計数個数は 1 個の為、クラスタ内列番号カウンタは削除さ れている。

5 (表15)

第1群 第2群 第3群 第4群 0, 16, 32, 48, 2, 18, 34, 50, 4, 20, 36, 52, 6, 22, 38, 54 8, 24, 40, 56, 10, 26, 42, 58, 12, 28, 44, 60, 14, 30, 46, 62 (以上、前段の8点基数2シリアルFFT回路101Aへの2並列入力) 10 1, 17, 33, 49, 3, 19, 35, 51, 5, 21, 37, 53, 7, 23, 39, 559, 25, 41, 57, 11, 27, 43, 59, 13, 29, 45, 61, 15, 31, 47, 63 (以上、前段の8点基数2シリアルFFT回路101Bへの2並列入力) 前段の8点基数2シリアルFFT回路101Aからの2並列出カデータY1 (8n0+k0) の順を示す(Y1のインデックス8n0+k0値のみを表示)。 2, 18, 34, 50, 4, 20, 36, 52, 6, 22, 38, 54 0, 16, 32, 48, 15 8, 24, 40, 56, 10, 26, 42, 58, 12, 28, 44, 60, 14, 30, 46, 62 前段の8点基数2シリアルFFT回路101Bからの2並列出力データY1 (8n0+k0) の順を示す (Y1のインデックス8n0+k0値のみを表示)。1, 17, 33, 49, 3, 19, 35, 51, 5, 21, 37, 53, 7, 23, 39, 55 20 9, 25, 41, 57, 11, 27, 43, 59, 13, 29, 45, 61, 15, 31, 47, 63 以上のように得られたY1のデータに対して、さらにY3を得る為の変換の為 のデータ並べ換えが必要であるが、データ並べ換え部104 (詳細は第17図) でY(k)は次の表16のような順となる。なお、図中のリードアドレス生成回 路104-1は第7図のリードアドレス生成回路に対応するが、第17図ではク ラスタ内列番号カウンタの計数個数は1個の為、クラスタ内列番号カウンタは削 25 除されている。

(表16)

第1群第2群第3群第4群0、2、4、6、16、18、20、22、32、34、36、38、48、50、52、54

1、3、5、7、 17、19、21、23、 33、35、37、39、 49、51、53、55(以上、後段の8点基数2シリアルFFT回路102Aへの2並列入力)

8, 10, 12, 14, 24, 26, 28, 30, 40, 42, 44, 46, 56, 58, 60, 62

9, 11, 13, 15, 25, 27, 29, 31, 41, 43, 45, 47, 57, 59, 61, 63

(以上、後段の8点基数2シリアルFFT回路102Bへの2並列入力)

これらは4個の捻り係数乗算回路で捻り係数がそれぞれ乗算された後、後段の 8点基数2シリアルFFT回路102A,102Bへ入力され、Y3のデータが このような順に2並列で得られる。

なお、捻り係数乗算部105で掛けられる係数は表6におけるパラメータをM10 = 8、a = 2、A = M / a = 8 / 2 = 4 として、指数値のみを示すと以下表17 のようなものとなる。

(表17)

係数の指数

5

25

	第1群	第2群	第3群	第4群
15	0, 0, 0, 0	0, 4, 8, 12	0, 2, 4, 6	0, 6, 12, 18
	0, 0, 0, 0	2, 6, 10, 14	1, 3, 5, 7	3, 9, 15, 21

(以上、後段の8点基数2パイプラインFFT回路102Aへの入力となるデータに対する係数の指数)

(以上、後段の8点基数2パイプラインFFT回路102Bへの入力となるデータに対する係数の指数)

以上に詳述したように、本発明は、前段及び後段から構成されるフーリェ変換装置の構成に於いて、各段が変換手段として並列入出力の変換点数が等しいM(2の巾乗)点、基数2パイプラインFFT回路をa(Mの約数)個ずつ持ち、かつ各段の変換手段へのデータ供給の為のデータの並べ換え手段を持つようにしたため、装置のパイプライン幅が各段の個々のパイプラインFFT回路の変換点数に依存しないという効果がある。

請求の範囲

1. 離散フーリェ変換を行うフーリェ変換装置であって、

5

25

最大変換点数をM($= 2^m$ 、m>= 2)点とする 2 並列入出力、基数 2 のパイプラインFFT回路を最大変換点数Mの約数に相当する個数 a 個有する前段の変換手段と、

前記前段の変換手段に入力データを第1の所定の順に従って供給する第1のデータ供給手段と、

前記前段の変換手段と同数の2並列入出力M点、基数2のパイプラインFFT 回路を有する後段の変換手段と、

10 前記後段の変換手段に入力データを第2の所定の順に従って供給する第2のデータ供給手段と、

前記前段の変換手段と前記後段の変換手段との間に設けられ、捻り係数を乗算する捻り係数乗算手段とを備えてなることを特徴とするフーリェ変換装置。

- 2. 請求の範囲第1項に記載のフーリェ変換装置において、
- 15 前記第1のデータ供給手段は、2バンク構成とされた第1のメモリ回路と、前 記第1のメモリ回路のバンクを切換え、入力データを交互に順次M個毎書き込む 書き込み手段と、前記第1のメモリ回路の2つのバンクに対応する位置のデータ を同時に読み出し、前記前段の変換手段に供給する読み出し手段とを備えてなる ことを特徴とするフーリェ変換装置。
- 20 3. 請求の範囲第1項に記載のフーリェ変換装置において、

前記第1のデータ供給手段は、データを所定の順に並べ換える第1、第2のデータ並べ換え部を2段階に備えて構成され、前記第1、第2のデータ並べ換え部がデータを記憶する夫々第2、第3のメモリ回路と、前記第2、第3のメモリ回路の夫々の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第2、第3のメモリ回路より読み出されたデータを夫々並べ換えるコーナターナとを備え、

前記第2のデータ供給手段は、第3のデータ並べ換え部を備えて構成され、データを記憶する第4のメモリ回路と、該第4のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第4のメモリ回路より読み出され

たデータを並べ換えるコーナターナとを備えてなることを特徴とするフーリェ変 換装置。

4. 請求の範囲第1項に記載のフーリェ変換装置において、

5

10

20

25

前記前段及び後段の変換手段が有するパイプラインFFT回路の個数aが2の場合、

前記第1のデータ供給手段は、第4、第5のデータ並べ換え部を2段階に備えて構成され、夫々のデータ並べ換え部がデータを記憶する第5、第6のメモリ回路と、前記第5、第6のメモリ回路の夫々の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第5、第6のメモリ回路より読み出されたデータを夫々並べ換えるコーナターナとを備え、

前記第2のデータ供給手段は、第6のデータ並べ換え部を備えて構成され、データを記憶する第7のメモリ回路と、該第7のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路とを備えてなることを特徴とするフーリェ変換装置。

15 5. 請求の範囲第1項に記載のフーリェ変換装置において、

前記前段及び後段の変換手段が有するパイプラインFFT回路の個数aが1の場合、

前記第1のデータ供給手段は、第7、第8のデータ並べ換え部を備えて構成され、前記第7のデータ並べ換え部は、データを記憶する第8のメモリ回路と、該第8のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第8のメモリ回路より読み出されたデータを並べ換えるパラレルインシリアルアウト回路とを備え、前記第8のデータ並べ換え部は、記憶時にはM個ずつのデータを交互に書き込み読み出し時には対応するM点データ組の対応するデータを同時に読み出せるように各々が2つのバンクから構成された第9のメモリ回路と、該第9のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路を備え、

前記第2のデータ供給手段は、記憶時にはM個ずつのデータを交互に書き込み、 読み出し時には対応するM点データ組の対応するデータを同時に読み出せるよう に各々が2つのバンクから構成された第10のメモリ回路と、該第10のメモリ 回路の所定の論理に従う読み出し又は書き込みアドレス生成回路からなることを 特徴とするフーリェ変換装置。

- 6. 請求の範囲第1項乃至請求の範囲第5項のいずれかに記載のフーリェ変換装置を2の巾乗個並列配置し、時系列入力データを最大フーリェ変換点数N(=M×M)個ずつ各フーリェ変換装置に割当て、それらの連続したM点データの組を各組2並列でa組ずつ合計2a並列で各フーリェ変換装置に供給するデータ分配・並べ換え手段を備えてなるフーリェ変換装置。
- 7. 請求の範囲第6項に記載のフーリェ変換装置において、前記データ分配・並べ換え手段は、並列配置するフーリェ変換装置分のデータを記憶する第11のメモリ回路と、該第11のメモリ回路の所定の論理に従う読み出し又は書き込みアドレス生成回路と、前記第11のメモリ回路より読み出されたデータを並べ換え、並列配置された前記フーリェ変換装置のそれぞれにデータを並列に出力するコーナターナとを備えてなることを特徴とするフーリェ変換装置。
- 8. 請求の範囲第1項乃至請求の範囲第7項のいずれかに記載のフーリェ変換装 15 置において、


前記前段及び後段の変換手段による演算をバイパスさせるためのバイパス手段 を備えたことを特徴とするフーリェ変換装置。

要 約 書


5

装置のパイプライン幅が各段の個々のパイプラインFFT回路の変換点数に依存しないフーリェ変換装置であって、前段及び後段から構成されるフーリェ変換装置の構成において、各段が変換手段として並列入出力の変換点数が等しいM(2の巾乗)点、基数2パイプラインFFT回路1…をa(Mの約数)個ずつ持ち、かつ各段の変換手段へのデータ供給の為のデータの並べ換え手段を持つようにし、フーリェ変換装置のパイプライン幅が各段の個々のパイプラインFFT回路の変換点数に依存しない構成とした。

第1図




第2図




第3図

第1 リードアドレス生成回路




第4図



✓ <u>4 A</u>


後段データ並べ換え部(a≥2)




第6図




第2リードアドレス生成回路(方法2のa≥2の例)




第7図






<u> 3C</u>


前段のデータ並べ換え部(方法2のa=1の例)



第9図




第10図




7/13


第11図



第12図



第13図




第 14 図

LSB


アドレス

MSB


第6リードアドレス生成回路 (a=1の例)



64 点 FFT



第 16 図



12/13

第17図

